묻고 답해요
158만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
SWC 기초 - Atomic SWC와 SW Composition 질문
강의 마지막에 composition은 개념적인 묶음일 뿐, code에 아무 영향을 미치지 않는다고 설명해주셨는데,그렇다면 composition은 arxml 에만 정의되며 tool 에서만 볼 수 있는 개념인건가요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
강의 자료 위치 부탁드립니다.
QR로 받는 방법도 있지만, 유료 수강하신 분들은 제가 강의 자료에 올려 놨어요.섹션 3에 전류가 무엇인가요에 자료가 있습니다. => 여기를 못찾겠습니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
강의 자료 부탁드립니다. PPT 자료가 아닌 텍스트이라도 가능할까요?
설명해주실때 보이는 PPT 자료를 받아볼 수 있을까요?따로 제작해주시지 마시고, 그냥 그 상태도 괜찮습니다.아님 그냥 텍스트 만이라도 괜찮습니다.적으며 진행하려고 하니, 시간도 더 걸리고 해서요.적지 않은 금액의 유료 강의이고,요즘은 간단하게라도 강의내용을 알려주시는 곳도 많아서,부탁드려봅니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado &을 사용하고 에러가 납니다.
vivado &쓰고 enter을 치면 이런 화면이 나옵니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
다운로드 중에 계속 에러가 납니다.
안녕하세요 🙂download를 시작하고 계속 이렇게 error가 뜨는데 이거 고칠 방법이 있나요?==================
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
FND 관련 문제가 생겼는데 어떤 문제인지 알 수 있을까요?
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 문제상황 : VCC와 GND만 연결한 경우에도 FND의 빛이 출력되지 않습니다.(단자 연결/해제를 반복하다보면 출력되는 경우도 있는데 비정상적인 출력만 나옵니다)(사진첨부드립니다.) STM32F103의 3.3V핀과 FND의 VCC 연결,STM32F103의 GND핀과 FND의 GND 연결멀티미터기를 이용해 FND의 VCC와 GND를 찍고 4.3V 직류가 흐르는것을 확인했습니다 저 상태에서 PB13~15 핀을 GPIO 세팅하고 FND의 SCLK,RCLK,DIO도 추가로 연결한 후에19강 강의 내용대로 소스코드를 작성하고 디버깅을 해보았으나 LED에 출력되는 빛은 없었습니다.
-
미해결[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
엣지와 static에 대해서 질문드리고 싶습니다.
spi 통신에서 선생님처럼 1엣지로 설정하고 진행하였을 때 작동이 되지 않았습니다. 그래서 2엣지로 바꿔서 작동하는데 성공시켰습니다. 이런 경우는 어떤 문제가 있었던 걸까요? 그리고 hspi2의 주소를 넘길 때 static SPI_HandleTypeDef *mhspi;를 사용하셨는데 static을 제거해도 작동이 되었습니다. static의 목적에 대해서 알고 싶습니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
멀티미터기 측정시 ST-LINK USB 연결이 끊어집니다
섹션 13의 멀티미터기 사용방법2 강의에서 GND와 PA3를 측정하는데, 측정할 때마다 usb연결이 끊어져서 한번 측정하고 꺼지면 다시 연결해야되는 상황입니다.GND와 3V측정할 때 값도 잘 나왔고 쇼트테스트도 잘되는데 디버깅 상황에서 직류 측정할 때만 usb가 끊어졌다가 적색 흑색 테스트리드를 떼면 다시 usb가 연결됩니다.혹시 원래 그런건지 아니면 무슨 문제가 있는건지 궁금합니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
동기식 리셋과 관련하여 질문이 있습니다.
안녕하세요 맛비님. [HDL 3장] reset과 관련하여 질문있습니다.https://aifpga.tistory.com/entry/Verilog-HDL-QA-021-reset%EC%9D%84-negative%EB%A1%9C-%EC%A3%BC%EC%8B%9C%EB%8A%94-%EC%9D%B4%EC%9C%A0%EA%B0%80-%EB%AD%90%EC%A3%A0-positive%EC%97%90%EB%8A%94%EC%9D%B4%EB%AF%B8-clk%EC%9D%B4-%ED%95%A0%EB%8B%B9%EB%90%98%EC%9E%88%EC%96%B4%EC%84%9C%EA%B7%B8%EB%9F%B0%EA%B0%80%EC%9A%94맛비님께서 올려주신 포스트 내용을 보면 Xilinx에서는 synchronous active-high reset을 권장한다고 되어있습니다.제가 궁금한 점은 이 synchronous active-high reset 핀을 실제로 FPGA가 있는 PCB 보드의 어떤 신호에서 연결되어야 하는 것인지 입니다.인터넷에 다른 유저들의 FPGA 프로젝트들을 보면 보통 푸쉬버튼 스위치를 리셋 입력으로 받아오는 경우가 종종 있는 것 같습니다만, 제 생각에는 동기식 reset 입력으로 푸쉬버튼과 같은 비동기적 신호를 연결할 경우 CDC 문제가 발생할 수 있지 않을까 생각이 들었습니다.특히 Multi-clock 으로 되어 있는 프로젝트의 경우에는 이러한 문제가 더 심각할 것 같습니다.혹시 synchronous reset을 사용하는 경우 추가적인 2 stage F/F을 이용해서 async reset을 sync reset으로 동기화해주는 모듈을 구현해야 하나요?맛비님께서는 synchronous reset의 I/O constraint를 어떻게 설정하시는지 궁금합니다. 안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Xilinx Vivado 2022.2 설치 에서 자꾸 에러가 납니다.
안녕하세요 🙂vivado설치 강의를 보고 있는데 vi /root/.Xilinx/install_config.txt 를 치면 ~표시만 나타나요.
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
DMA코드 파라미터 질문
안녕하세요 🙂공유해주신 코드파일 중 최종 PRJ코드 질문 드립니다PRJ-HW-matbi_dma_ip-matbi_dma_wrapper 여기서 파라미터 설정에 의문이 있습니다!parameter integer C_M00_AXI_DATA_WIDTH = 32 로 설정하는 이유가 궁금합니다~!(제 생각에는 64일 것 같았습니다!)
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
핸들러가 무슨의미인지 잘모르겠어요
공부를 하던중에 핸들러라는것이 많이 보이는데 정확이 무슨역할인지 잘 모르겠고 왜 정해주는지 모르겠습니다
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 문제 질문드립니다(sudo apt-get update)
sudo apt-get update 명령어를 실행했는데 다음과같이 에러가 나오면서 진행되지않습니다.. 어떻게 해결해야되는지 알려주실수 있으신가요..?
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 문제 질문드립니다(Ubuntu)
Ubuntu 처음 설치할때 오류가 나와서 3개 체크하는것까지 하고 다시 실행했는데요저는 installing this may take a few minutes 가 나오고 계속 아무것도 안나오길래 기다렸다가 끄고 다시 Ubuntu를 실행해봤는데 username 입력하는 문장은 나오지 않고 사진과 같이만 나오는데 제대로 설치가 된건지 궁금합니다.
-
미해결FreeRTOS 프로그래밍
TaskDelay와 printf 순서
1번 실습 파일에 printf 를 찍을 때 vTaskDelay를 하고나서 왜 Printf를 찍나여? 뭔가 의미상으론 태스크가 할일(Printf 찍는 것)을 하고 Delay에 빠지는게 맞는 것 같은데 왜 TaskDelay 이후에 printf를 찍는 지 궁금합니다. vTaskDelay (pdMS_TO_TICKS (1000)); // 스스로 휴면상태에 들어감 Blocked로 다시 1000ms 후running printf("b"); fflush(stdout); // 문자 'a' 출력
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
안녕하세요! 선생님 ST-LINK가 연결되지 않아서 글 올립니다!
우선 보드에 불은 잘들어오는데 ST-LINK가 장치 관리자에서 잡히지가 않습니다.컴퓨터로 진행한 모습입니다.혹시나 컴퓨터가 문제인가 싶어서 노트북으로도 해보았는데 여기서도 장치 관리자에 ST-LINK가 잡히지 않았습니다.무엇이 문제인지 알려주시면 감사하겠습니다.
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
SRAM 시뮬레이션 결과가 이상해서 질문드립니다.
안녕하세요. sram 소스 코드를 위처럼 작성해봤는데,mem에 저장이 안돼서 read도 제대로 안되고 아래처럼 시뮬레이션 파형이 나옵니다.테스트벤치는 주신 자료대로 작성했고 소스코드만 제가 작성해봤는데, 주신 소스코드랑 비교해봤을 때도 크게 다른 부분을 모르겠어서요.코드의 어느 부분이 잘못됐는지 알려주시면 감사하겠습니다!
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
CPU강의 관련하여 질문드립니다.
안녕하세요 삼코치님. 좋은 강의 잘 듣고있습니다. 강의 수강 중 궁금한 점이 있어 질문드립니다. 1. instruction과 PC에서 4bit 씩 더해서 다음 instruction을 처리한다고 설명하셨는데, 왜 4bit씩 더해지는 것인지 궁금합니다.instruction이 32bit= 4byte이므로 PC에서 4byte씩 더해져야 하는 것으로 이해하였습니다.그래서 32bit안에 opcode와 메모리 주소가 들어있는데, 이걸 4bit씩 끊으면 다음 주소로 넘어간다는 게 이해가 가지 않습니다. CPU에서는 왜 read write가 아닌 load와 store를 사용하는 건가요? 행위는 동일하지만 단어만 다른것인지, 서로 전혀 다른 개념인지 궁금합니다. 3. 설계 프로젝트에서 data mem과 reg file이 언급해주신 store와 write back이 저장하는 장소의 차이라고 생각하면 될까요? (store는 메모리, write back은 cpu reg에 저장) 긴 글 읽어주셔서 감사합니다!
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vi에서 코드작성
안녕하세요 맛비님. 최근 리눅스환경을 배우기 시작해서 강의를 통해 vivado를 설치하고 사용하기 시작했는데, 궁금한 점이 있어 질문드립니다. 먼저 'vivado &'로 제대로 실행되는 것은 확인했는데, 강의에서 말씀해주셨듯이 일일이 실행해서 waveform을 확인하는 과정들이 번거롭다고 느껴졌습니다. 그런데 vi환경에서 코딩을 하기 위해서는 .v 파일이 필요한데, vivado를 실행해서 프로젝트를 만들고, 해당 경로에 생성된 .v 파일을 찾고, 빌드와 클린이 있는 파일로 이동시키고, vi환경에서 코딩을 하는 번거로운 과정이 요구되는건지 궁금합니다. 주어진 강의 자료가 아닌 제가 직접 설계한 프로젝트를 맛비님처럼 실행하고 확인해보고 싶은데, 프로젝트를 생성하면 .srcs/sim_1/new 에 tb.v가 있고, srcs/sources_1/new 에 모듈.v 파일이 생성되어서 이걸 일일이 다 옮기고 빌드하고 하는건가? 하는 생각이 들었습니다. 많은 사람들이 vi환경에서 코딩을 하는 것은 알고있는데, 어떤식으로 .v 파일을 만들고 실행하고 하는지 알 수 없었고, 해당 방법을 아무리 구글링해도 vivado를 설치하는 방법만 나와서 질문드립니다..
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
buffer에 관하여 질문드립니다.
안녕하세요 삼코치님. 강의 중 궁금한 점이 있어 질문드립니다. 해당 강의에서 주어졌듯이wire not_in; assign out=~not_in;assign not_in=~in; 의 경우 중간에 인버터가 들어가게 되는데 이를 버퍼라고 할 수 있는건가요? wire not_in; assign out= not_in;assign not_in=in; 으로 했을 때 그림대로 라면 낫 인버터가 아니라 그냥 인버터가 들어간다고 생각되어서 질문드립니다!