묻고 답해요
158만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Linux 커널 업데이트 패키지 다운로드 오류
Verilog HDL Season 1 (Clock부터 Internal Memory까지) 강좌에서섹션 2 실습을 위한 무료 환경 Setup(2강) 4분 55초 쯤 Linux 커널 업데이트 패키지 부분에서 다운로드가 진행되지 않아서 질문 드렸습니다! 설치 영상에 따르면 프롬프트에서 에러가 나온 뒤에Windows 기능 켜기/끄기에서 "Hyper-V", "Linux 용 Windows 하위 시스템", "가상 머신 플랫폼"을 체크한 뒤에 "x64 머신용 최신 WSL2 Linux 커널 업데이트 패키지"를 다운로드 받은 후에 재부팅하면 Ubuntu가 정상적으로 작동하였습니다. 하지만 저는 먼저 처음 Ubuntu를 실행했을 때이렇게 에러 설명 부분에 물음표("?") 모양이 많이 나오고 x64 머신용 최신 WSL2 Linux 커널 업데이트 패키지를 다운로드 할 때에도 이러한 창이 나타납니다. 위 현상은 Windows 기능 켜기/끄기에 3가지 항목 모두 체크한 상태에서 재부팅을 하고 난 뒤에 발생했습니다(가상 머신 플랫폼은 Virtual Machine Platform와 같다고 생각했습니다)혹시나 제가 잘못 건드린 부분이 있을까하여 컴퓨터를 포맷을 한 뒤에 다시 실행했는데도 똑같았고, Ubuntu를 다른 버전으로 시도해보았으나 모두 똑같은 현상이 발생했습니다. 혹시 제가 어디서 잘못했는지, 놓친 부분이 있는지 알 수 있을까요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
케이블 하나 없어요
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.고추건조기랑 st link 관련 제품을 구입했는데 실험 과정 중 st link랑 usb랑 연결하는 케이블 이 하나가 없습니다. 왜 없는지랑 어떻게 구입하는지 설명해주시면 감사하겠습니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
axi4 인터페이스?
안녕하세요 🙂[1. 질문 챕터] : 12장의 2분 19초..에서 왼쪽 아래 아키텍쳐에서 지금까지 공부해오면서 의문점이 드는게 있습니다. axi4 라이트 인터페이스가 myip 내부 axi 까지 포함해서 말씀하신것인가요?[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결자동차 SW - UDS 진단통신 정복하기
S3 Timer & P2 Timer 질문
안녕하세요, 강의 수강 중, s3 Timer & p2 Timer 관련해서 궁금점이 생겨서 질문 남기게 되었습니다. S3 Timer 관련해서 S3 Client에서도 Timeout이 있는 것으로 아는데, 만약 S3 Client Timeout이 존재한다면 그 개념(의미)이 궁금하고, S3 Client timeout 시간 설정이 어떻게 되는지 (몇초 인지) 궁금하네요. (Tester Present(0x3E) Service를 보낸 후, Server로 부터 S3 Client Timeout 시간 만큼 응답이 없다면 Timeout이 되는 시간을 의미하는 것인가요?) P2 Timer 관련해서 P2 Client, P2*Client 시간 만큼 기다렸는데도 Server로부터 응답이 없다면 P2/P2* Client 관련 Timeout Error로 처리한다고 이해했습니다. 그러나, 궁금한 점은 P2 Server, P2*Server 도 Timeout 시간이 있을 텐데(없는걸까요?), 그 시간 안에 Server가 대답하지 않으면 P2/P2* Client Timeout 발생하기 이전에 P2/P2* Server Timeout이 먼저 발생하지 않나요?항상 좋은 강의를 통해 많은 것을 배워가고 있습니다.감사합니다!
-
미해결[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
SWC에서 TCPIP BSW의 기능을 이용하려면 Port를 추가해야하나요?
SWC를 만들고 TCPIP 모듈의 기능을 이용해서 외부와 통신해야 하는데요.BSW TCPIP 모듈에 Port를 추가해야만 SWC에서 TCPIP의 기능을 이용할 수 있나요?TCPIP는 ComM에 보니까 Interface가 없는거 같아서요..
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
14장 출력 cycle의 latency관련 질문
14장에서 시뮬레이션을 했을 때 o_power_of 8과 i_value의 파형을 비교해보면 latency가 3cycle이 아니라 2.5cycle로 나오는데 왜 그런지 궁금합니다
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
수강기한
이벤트를 통해 수강기한을 무제한으로 연장 할 수 있다고 하셨는데, 어디서 해당 이벤트를 확인 할 수 있을까요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
verilog 동작 타이밍 관련 질문입니다.
안녕하세요 🙂 위의 그림에서 verilog always 동작시점은 S_AXI_ACLK posedge 시점에서 3개의 always 문이 동시에 실행되는 것 같습니다. S_AXI_ACLK posedge 시점의 변수값이 axi_awready = 0, axi_wready = 0, S_AXI_WVALID = 1, S_AXI_AWVALID = 1 이고, assign slv_reg_wren = axi_wready && S_AXI_WVALID && axi_awready && S_AXI_AWVALID;slv_reg_wren = 0 입니다. 이러한 경우에서 if (slv_reg_wren) 조건은 0 이 되고, S_AXI_ACLK posedge 동작과정에서 slv_reg_wren = 1 로 바뀌게 됩니다. 그렇다면 if (slv_reg_wren) 조건이 S_AXI_ACLK posedge 순간에는 0 이고, S_AXI_ACLK posedge 처리과정에서 if (slv_reg_wren) 조건이 1 이 되는데 같은 클락에 if (slv_reg_wren) 조건이 동작하는지 궁금합니다. 정리하면if (slv_reg_wren) 조건이 S_AXI_ACLK posedge 순간에는 0이고, 처리과정에서 1이 되는데,S_AXI_ACLK posedge 처리 전체과정이 완료되면 if (slv_reg_wren) 조건이 실행이 되는지 않되는지 궁금합다. 좋은 강의 감사합니다.
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
st link
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요안녕하세요 지금까지 잘 따라하고 있었는데 갑자기 stlink연결에 문제가 생겨서요ㅠ 장치관리자에서도 잘 인식하는데 디버깅만 하면 펌웨어 업데이트 하라고 하는데 예전 게시물이랑 구글링에 나온 방법으로도 해봤는데 도무지 해결이 안되어서요 ㅠ .. 혹시 빵판 연결을 제대로 못해서 그런가 싶어서 다 분해해놨는데도 여전히 st link 펌웨어 업데이트 오류가 떠요..! .
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
xilinx dma ip와 차이점 질문
안녕하세요 🙂Xilinx에서는 아래 그림과 같이 DMA ip를 제공하고 있습니다.이걸 사용하는 것과 본 강의에서 Mem copy ip를 설계하는 것과 어떤 차이가 있는 건지 궁금합니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
memory 자동 설정되는 부분 관련하여...질문있습니다.
10장 강의 내용 따라하다가 address editor부분에서 강의 내용에는 0x43c0_0000 , 64k ... 자동으로 할당되는것 같은데(밑에 라인도 같습니다.) 그런데 저는 0x4000_0000, 4k로 자동 설정되서 나옵니다. 그래서 매번 수정해줘야 하는데, 강의 내용대로 자동으로 설정되서 나오게 하는 방법 있나요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
9장 터미널에서 메뉴가 안보여요
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================다 똑같이 따라했는데 run as ->launch hardware에서 마지막 터미널에서 위와 같이 나옵니다.... 포트도 다 맞는데 왜그럴까요?
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
Retiming 관련 질문입니다.
[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 안녕하세요 맛비님, 훌륭한 강의 정말 잘 듣고 있습니다. 다만 강의를 듣던 중, 헷갈리는 부분이 생겨 질문 남기게 되었습니다. 답변 해주시면 정말 감사하겠습니다. FPGA 22장 21분 쯤 Retiming에 관해 설명해주셨는데, 이 부분에서 중간에 F/F를 추가함으로써 timing violation을 해결하는 과정을 Retiming이라고 하셨습니다. 그런데 Retiming에 대해 공부를 하던 중, Retiming은 레지스터의 위치를 변경시키는 방법이고, 레지스터를 추가시키는 것은 pipielining이라는 글을 보게 되었습니다. 맛비님께서 설명해주신 것처럼 F/F을 추가하여도 Retiming인지 여쭈어 보고 싶습니다.훌륭한 강의 정말 감사합니다. 답변해 주시면 감사하겠습니다.
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
fsm_counter모듈의 o_done
안녕하세요 🙂 강의 잘 수강하고 있습니다![1. 질문 챕터] : 9분05초[2. 질문 내용] : fsm_counter모듈에서 o_running과 o_idle은 assign문으로 처리하고 o_done은 reg타입 선언 후 always문으로 사용하는지가 궁금합니다.[3. 시도했던 내용, 그렇게 생각하는 이유] : is_done이 always문의 영향을 받아 counter의 값에 영향을 받고 이가 n_state를 S_DONE으로 만들기 때문인가요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
시계만들기 질문
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 시계만들기에서 주신 자료를 wsl에서 build로 실행했을때는 강의와 같이 시뮬레이션 파형이 잘 나오는데 윈도우에서 vivado를 실행해서 올려주신 파일 그대로 가져다가 실행하면 시뮬레이션 파형이 강의와 다를까요?
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
7세그먼트 온도표현
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.안녕하세요 30강까지는 7세그먼트에 온도가 잘 표현이 됐는데 31강에서 함수 쪼개고 나서부터는 아래사진처럼 온도는 계속 변하고 있는데 7세그먼트에는 아무것도 안떠서요..! 온도는 계속 가져오는 거면 함수가 잘 쪼개진 건 맞는건가요? 어느부분이 문제가 된건지 잘 모르겠어서 여쭤봅니다! 질문 많이 해서 죄송해요..
-
미해결[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
MCU의 온도 관련 데이터 저장 영역?
예를 들어, 레이더 센서 내 MCU의 온도를 모니터링하고 특정 값을 넘어서면 DTC를 띄우는 로직이 있다고 했을 때, 온도를 센싱하는 기능은 bsw의 어떤 영역인가요?또한, 초기 온도값(시동을 켜고 MCU가 wake up 했을 때 지정된 초기값)은 bsw의 어떤 영역에 로직이 구현되고 초기값이 저장되나요?
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
CPU 파이프라인 동작 코드 분석 중 의문점 질문 드립니다.
안녕하세요. 파이프라인 동작 코드 분석 중 의문점이 생겨 질문 드립니다.다음의 다이어그램에서 보면, RegDST에 대한 명령이 ID 스텝에서 디코딩 된 후, EX 스텝까지 전달이 되어서 rt/rd중 선택하는 MUX를 통해 결정비트로 동작하는 것처럼 보입니다. 하지만, 코드 상에서는 ID step에서 해당 동작이 구현된 것 같습니다. 이 후 D FF을 통해 EX스텝으로 해당 비트가 전달되는 것은 동일합니다.혹시, EX가 아닌 ID 스텝에서 해당 기능을 구현하신 이유가 있을까요?질문이 많은데 늘 친절하게 답변주셔서 감사합니다!
-
해결됨[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
ST-Link 디버깅 문제 관련 질문
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 현재 질문 & 답변에 나와있는 다른 분들처럼 디버거 문제가 있는 것 같습니다. 장치 관리자 USB 연결 목록 확인해보니 잘 연결 되어있습니다.ST-Link Utility에서도 연결 및 업그레이드가 잘 진행되고 있습니다. ST유틸리티에 Target - Connect 진행 시 Memory영역 잘 읽어 오는 것 확인했습니다. 위와 관련해서 확인 부탁드립니다.
-
미해결[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
온도 소스코드 작성 후 디버깅
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.안녕하세요 강의에 나온 것처럼 메인함수에서 TogglePin과 HAL_Delay함수를 실행했을 때 2초마다 드라이기가 커졌다 꺼졌다 하는 것까진 되는데 아래 사진처럼 코드 작성하고 디버깅을 하면 Ds18b20_Init();에서 넘어가지않고 온도만 업뎃됩니다 ㅠ 그리고 넘어간 적도 있었는데 넘어가면 Ds18b20_ManualConvert(); 이 부분에서 아무리 계속 Resume을 눌러도 계속 이 부분에 머물러서 온도정보만 업뎃되네요 어떤 게 문제인지 잘 모르겠어서 여쭤보게되었습니다 (온도센서랑 stm 핀들도 pa3이랑 잘 연결했어요 )