AXI VIP 질문
564
작성한 질문수 1
안녕하세요 맛비님, 좋은 강의 잘 들었습니다.
다름이 아니라, 실습 파일 chapter 10 --> testbench에 있는
control_matbi_dma_ip_vip.sv
control_matbi_dma_ip_vip_pkg.sv
2개의 .sv 파일을 Vivado 상에서 생성할 수 있는지 아니면 직접 손코딩으로 설계한 것인지 여쭤보고 싶습니다.
감사합니다
답변 1
0
안녕하세요 :)
코드리뷰를 해드린 부분은 제가 코딩에 관여했다고 보시면 될 것 같아요.
알려주신 코드를 확인해보니, Tool 을 이용해서 생성한 코드입니다.
Xilinx 에서 제공한 AXI VIP 는 문서를 보고 환경을 구축했어요.
즐공하세요 :)
34장의 맛비 패턴 generator 관련 질문입니다!
1
52
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
[HDL 32장-2부] 참고 링크 관련
1
65
2
[HDL 22장] F/F CE 관련 질문
1
77
2
13강에 언급된 강의 내용 질문
1
80
2
22장 vaild/ready
1
111
1
output, reg 선언
1
100
3
gvim
1
77
1
fifo의 stall과 퍼포먼스 드랍
1
77
2
Design Valid I/F
1
81
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
107
2
IDLE state의 시점관련
1
79
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
131
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
83
2
system verilog 사용이유.
1
143
2
AXI_VIP 사용 시 glitch 발생
1
108
1
왜 배속이 안되요?
1
130
2
다이어그램 이해
1
83
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
86
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
101
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
122
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
145
1
예외처리 관련 질문
1
84
2
AXI의 ID의 역할은?
1
209
2