build 파일 관련 질문
358
작성한 질문수 2
안녕하세요!
다름아니라 알려주신 build파일 작성 방법을 바탕으로 아래 사진과 같이 RTL/ 과 SIM/ 하위의 모든 파일을 포함시켜 build파일을 작성해보려고 했고
아래와 같이 build파일을 작성하였습니다.
그리고 build를 실행해보니 아래와 같은 오류가 떴는데 혹시 어떻게 해결해야 할까요!
답변 1
0
안녕하세요 :)
수강생 분이 작성한 코드는 답변을 드리고 있진 않아요.
이점은 양해 부탁 드립니다.
===========
음... 정확하게 저도 원인은 모르겠습니다. Error 메세지를 구글링 하셔서 해결해 보시는 것을 추천드려요.
한가지 의심되는건, system verilog 를 빌드할때,
xvlog -sv
위 sv 옵션이 추가 되어야 할 것 같습니다.
즐공하세요 :)
34장의 맛비 패턴 generator 관련 질문입니다!
1
52
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
[HDL 32장-2부] 참고 링크 관련
1
65
2
[HDL 22장] F/F CE 관련 질문
1
77
2
13강에 언급된 강의 내용 질문
1
80
2
22장 vaild/ready
1
111
1
output, reg 선언
1
100
3
gvim
1
77
1
fifo의 stall과 퍼포먼스 드랍
1
77
2
Design Valid I/F
1
81
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
107
2
IDLE state의 시점관련
1
79
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
131
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
83
2
system verilog 사용이유.
1
143
2
AXI_VIP 사용 시 glitch 발생
1
108
1
왜 배속이 안되요?
1
130
2
다이어그램 이해
1
83
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
86
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
101
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
122
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
145
1
예외처리 관련 질문
1
84
2
AXI의 ID의 역할은?
1
209
2