inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

질문사항

314

sypark

작성한 질문수 5

1

맛비님 안녕하세요 ! 궁금사항이 생겨 글 남기게 되었습니다.

 

  1. NVIDIA의 GPU 같은 경우 '쿠다'라는 소프트웨어 플랫폼을 제가 이용해봤습니다. 수업시간에 설명해주신 inference를 위한 NPU 소프트웨어 플랫폼도 학생이 무료로 이용할 수 있는게 있을까요 ?

  2. MNIST 모델에 대해 설명해주실때 0~9까지 표현하기 위해 one-hot label을 10bit를 사용하셨는데, 4 bit를 사용해도 0~9가지 다 표현 가능하지 않나요 ?

verilog-hdl fpga 임베디드 cnn

답변 1

0

설계독학맛비

안녕하세요 :)

NVIDIA의 GPU 같은 경우 '쿠다'라는 소프트웨어 플랫폼을 제가 이용해봤습니다. 수업시간에 설명해주신 inference를 위한 NPU 소프트웨어 플랫폼도 학생이 무료로 이용할 수 있는게 있을까요 ?

영상의 몇장 어느부분인지 알 수 있을까요? 강의가 많아서 헷갈리네요 ㅠ.ㅠ

MNIST 모델에 대해 설명해주실때 0~9까지 표현하기 위해 one-hot label을 10bit를 사용하셨는데, 4 bit를 사용해도 0~9가지 다 표현 가능하지 않나요 ?

알고계신대로 4bit encoding 하여 (0000, 0001 ~~ 1010) 0~9 표현이 가능합니다.

어떤것을 선택하는지는 알고리즘 엔지니어의 선택이고요.

제 경험상 python 을 사용하는, 각 node 의 출력은 일반적인 타입 (int) 일 가능성이 높아요.

모든 노드의 출력을 4bit encoding 하지않고, 각 node 별 개별 결과를 취해서 사용했을거라 예상합니다.

결론 : 방법이 무엇이 되던 결과는 같다. (아주 마이너한 속도, 코딩스타일 차이는 있겠지만요)

 

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

109

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

94

2

spartan7 fgga484보드

1

79

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

77

2

HW 언어 for loop 해석

1

60

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

107

2

Fpga에 ai 가속기를 사용하는 이유

2

427

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

283

3

zynq z7 10 parameter 크기

1

209

2

ip 패키징 질문

1

289

1

Image 인식 가속 모델을 설계하려면

1

311

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

369

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

297

2

cnn_kernel.v 코드질문입니다.

1

199

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

257

2

zybo z7 케이블 관련 질문

1

365

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

263

1

Linux 및 외장 하드 사용에 관한 질문

1

271

2