inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab2] CNN Verilog HDL Practice 2 (Simulation) - 설계환경리뷰

코드 질문입니다 [AI HW Lab2]

516

osia0921

작성한 질문수 18

1

안녕하세요 맛비님.

별 다른 질문은 아니고, 예전부터 궁금했던 것인데

위 사진에서 40번째줄에 r_valid <= {LATENCY{1'b0}};

부분을 왜 저렇게 표현했는지 궁금합니다.

r_valid <= 0; 이렇게 해도 LATENCY가 달라짐에 따라 0의 값이 고정이지 않나요??

위에서 localparam LATENCY = 2 라고 해서 40번째 줄은 r_valid <= {2{1'b0}}; 와 같습니다.

( 2{1'b0} = 2*1'b0 = 2'b0 인건가요? )

임베디드 임베디드 verilog-hdl fpga cnn

답변 1

1

설계독학맛비

r_valid <= 0; 이렇게 해도 LATENCY가 달라짐에 따라 0의 값이 고정이지 않나요??

네 function 으로는 문제 없어요. 명확하게 해주고 싶어서 사용했습니다.

0 을 그대로 사용하면 32b 입니다 (기본 default)

( 2{1'b0} = 2*1'b0 = 2'b0 인건가요? )

2'b0 맞습니다.

즐공하세요 :)

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

109

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

94

2

spartan7 fgga484보드

1

79

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

77

2

HW 언어 for loop 해석

1

60

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

107

2

Fpga에 ai 가속기를 사용하는 이유

2

427

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

283

3

zynq z7 10 parameter 크기

1

209

2

ip 패키징 질문

1

289

1

Image 인식 가속 모델을 설계하려면

1

311

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

369

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

297

2

cnn_kernel.v 코드질문입니다.

1

199

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

257

2

zybo z7 케이블 관련 질문

1

365

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

263

1

Linux 및 외장 하드 사용에 관한 질문

1

271

2