inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW 2장] Overview of Deep Neural Networks (feat. HW 설계를 위한 정확한 연산을 이해해보자!)

26분 25초 weights 질문입니다.

493

osia0921

작성한 질문수 18

2

안녕하세요 맛비님.

26:25초에 weight의 개수에 대해서 질문드립니다.

layer1에서 weight가 6개 (2*3) 쓰였고,

layer2에서 weight가 6개 (3*2) 쓰였고,

layer3에서 weight가 4개 (2:2) 쓰였으면,

총 weight의 개수는 6+6+4 = 16개 아닌가요?

어떻게 2*3*2*2 = 24개인지 질문드립니다.

 

감사합니다.

cnn 임베디드 임베디드 verilog-hdl fpga

답변 1

0

설계독학맛비

안녕하세요 :)

오류가 있을 수 있어요. 질문자님이 맞을 수 있다는 뜻입니다.

몇장을 참고하면 될까요? (강의가 많아서 헷갈리네요.)

 

0

설계독학맛비

혹시 1장인가요? 영상하단의 스크롤을 내려보시면 다음과 같은 내용이 숨겨? 져 있습니다.

image지적해주신 부분이 옳습니다. (나이가 들어서 산수가.. 안되... 는... 점 이해 부탁드립니다. ㅠㅠ)

즐공하세요 :)

0

osia0921

답변 감사합니다!! :)

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

109

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

94

2

spartan7 fgga484보드

1

79

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

77

2

HW 언어 for loop 해석

1

60

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

107

2

Fpga에 ai 가속기를 사용하는 이유

2

427

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

283

3

zynq z7 10 parameter 크기

1

209

2

ip 패키징 질문

1

289

1

Image 인식 가속 모델을 설계하려면

1

311

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

369

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

297

2

cnn_kernel.v 코드질문입니다.

1

199

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

257

2

zybo z7 케이블 관련 질문

1

365

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

263

1

Linux 및 외장 하드 사용에 관한 질문

1

271

2