CNN bit 수 할당에 대해서 질문 있습니다.
427
작성한 질문수 5
안녕하세요 늘 좋은 강의 잘 듣고 있습니다.
이번 영상에서 input과 output의 bit 수를
input feature map : 8bit
weight : 8bit
bias : 8bit
input fmap * weight : 16bit
기타등등 CNN 연산을 수행하면서 input fmap bit width는 8bit에서 output fmap의 bit width가 23bit으로 증가하는데
그러면 CNN 구조를 serial하게 연결시키게 되면 계속해서 overflow가 발생하지 않도록 bit width를 증가시키면 bit width가 마지막 CNN 구조를 통과하고 나서 기하급수적으로 늘어난다고 생각하는데
이러한 경우에 중간에 어떠한 조치를 취해야하는지 궁금합니다.
감사합니다
답변 1
0
안녕하세요 :)
좋은 질문 입니다.
Trade off 관계이고요.
일반적인 inteager 연산에서 bit 수가 부족하면 overflow 가 발생하는데, 이를 방지하려면
Saturation (min, max 가 넘어가면 min,max 값을 취함), Quantization (소수점 bit 를 이동시켜서, 필요 bit 수를 줄임) 과정을 거칩니다.
대신 정확도 (precision) 는 감소하겠죠.
즐공하세요 :)
ps. 참고로 해당내용은 Verilog HDL Season1 에서 다룹니다.
[HDL 8장] Overflow 를 이해하고 최적의 bit 설정하기 (왜 갑자기 값이 0 으로 돌아가지..?)
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
110
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
97
2
spartan7 fgga484보드
1
81
1
soft reset관련 질문드립니다!!
1
63
2
예제 코드 환경설정
1
78
2
HW 언어 for loop 해석
1
60
3
수업자료 관련 질문드립니다.
1
77
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
107
2
Fpga에 ai 가속기를 사용하는 이유
2
437
2
AI HW 11장 관련 질문드립니다.
1
116
2
소프트 맥스 관련 질문드립니다.
1
204
1
Data형태에 따른 AI가속기 구현 질문
1
223
1
cnn_core simulaiton
2
283
3
zynq z7 10 parameter 크기
1
209
2
ip 패키징 질문
1
289
1
Image 인식 가속 모델을 설계하려면
1
311
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
369
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
297
2
cnn_kernel.v 코드질문입니다.
1
199
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
259
2
zybo z7 케이블 관련 질문
1
366
1
CNN layer별 연산
1
276
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
264
1
Linux 및 외장 하드 사용에 관한 질문
1
271
2