현업에서 CNN은 어떻게 구현하나요?
828
작성한 질문수 1
좋은 강의 감사드립니다..
수강 중 의문점이 있어 문의드려요.
강의 중 [AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt 의 약 9:14초 정도에서 "현업에서는 이러한 CNN_CORE를 사용하지 않아요" 라고 말씀하셨는데 그 뜻이 궁금합니다.
veriolg가 아닌 HLS 등을 사용해서 구현한다는 건지 ? 아님 다른 가속용 IP core를 사와서 구현한다는 뜻인지? 아닌 다른 뜻이 있는지 알고 싶습니다.
그 외에 현업에서 실제로 어떠한 방식으로 딥러닝 IP를 구현하는지 간단하게 설명 부탁드려도 될까요?
답변 1
0
안녕하세요 :)
"현업에서는 이러한 CNN_CORE를 사용하지 않아요" 라고 말씀하셨는데 그 뜻이 궁금합니다.
헷갈릴 여지가 있겠네요.
실제 NPU 를 설계하는 업체들은, 이렇게 "고정된 연산" 을 하는 Core 를 사용하지 않습니다.
현재 저희가 설계한 Core 는 Convolution 만 가능하죠.
좀 더 General 한 Core 를 설계해야, Convolution 뿐만아니라 Fully Connected 라던가 혹은 다른 연산들, PW, DW 등등 을 지원할 수 있어요. General 하게 지원하려면 행렬 연산 최적화가 더 중요할 것 같습니다.
그런 의미로, 이러한 CNN_CORE 를 사용하지 않는다 이해해주시면 될 것 같아요.
하지만 우리는 CNN_CORE 만 잘하면 된다, 라는 전제라면 사용할 수 있을 것 같아요.
FPGA 같은 경우에는 언제든지 설계 변경이 Programable 하기 때문에, 이런 "고정된 연산" 을 사용하기에 적합할 것 같습니다.
즐공하세요 :)
보드 관련 질문 드립니다.
1
59
2
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
120
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
112
2
spartan7 fgga484보드
1
89
1
soft reset관련 질문드립니다!!
1
72
2
예제 코드 환경설정
1
88
2
HW 언어 for loop 해석
1
69
3
수업자료 관련 질문드립니다.
1
81
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
117
2
Fpga에 ai 가속기를 사용하는 이유
2
488
2
AI HW 11장 관련 질문드립니다.
1
119
2
소프트 맥스 관련 질문드립니다.
1
211
1
Data형태에 따른 AI가속기 구현 질문
1
234
1
cnn_core simulaiton
2
295
3
zynq z7 10 parameter 크기
1
216
2
ip 패키징 질문
1
300
1
Image 인식 가속 모델을 설계하려면
1
320
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
380
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
304
2
cnn_kernel.v 코드질문입니다.
1
206
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
266
2
zybo z7 케이블 관련 질문
1
373
1
CNN layer별 연산
1
281
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
269
1