inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

프로그램 설치 용량 문의

1236

Bella Jo

작성한 질문수 1

1

Vitis Software Platform 2020.2 프로그램을 다운로드 하는 중입니다 !

총 여유 공간이 130GB가 필요하다고 되어있는데,

혹시 설치 옵션에서 필요한 것만 추려서 용량을 줄일 수도 있을까요???

 

 

fpga cnn verilog-hdl 임베디드

답변 2

1

Bella Jo

감사합니다!!! 말씀하신대로 선택하니
Download size : 약 42GB -> 26GB
Disk Space Required : 130GB -> 100GB

으로 용량이 줄었습니다!! 빠른 답변 정말 감사합니다!

0

설계독학맛비

안녕하세요 :)

Zynq 계열의 보드를 갖고계시다면, (수업에서 아용하는 Zybo board 는 Zynq 계열입니다.)

아래 그림에서 SoCs 만 check 해주시고,

7 Series, UltraScale, Ultrascale+ 는 uncheck 해주시면 됩니다. :)

image

 

보드 관련 질문 드립니다.

1

91

2

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

169

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

155

2

spartan7 fgga484보드

1

117

1

soft reset관련 질문드립니다!!

1

105

2

예제 코드 환경설정

1

122

2

HW 언어 for loop 해석

1

102

3

수업자료 관련 질문드립니다.

1

113

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

146

2

Fpga에 ai 가속기를 사용하는 이유

2

560

2

AI HW 11장 관련 질문드립니다.

1

146

2

소프트 맥스 관련 질문드립니다.

1

236

1

Data형태에 따른 AI가속기 구현 질문

1

258

1

cnn_core simulaiton

2

325

3

zynq z7 10 parameter 크기

1

236

2

ip 패키징 질문

1

324

1

Image 인식 가속 모델을 설계하려면

1

344

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

407

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

338

2

cnn_kernel.v 코드질문입니다.

1

233

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

292

2

zybo z7 케이블 관련 질문

1

403

1

CNN layer별 연산

1

310

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

291

1