Implementation LUT 초과에러
387
작성한 질문수 1
안녕하세요! 좋은 강의 정말 감사드립니다.
다름이 아니라 제가 Zybo Z7-10보드를 사용하고 있는데요, Implementation 도중 LUT개수가 초과하여 Output 갯수도 반으로 줄이고 각종 숫자를 줄였습니다.
계속 줄일 수 있는 부분을 줄였는데도 아직 같은 에러가 나옵니다. 혹시 어떻게 해결할 수 있을까요?
답변 1
보드 관련 질문 드립니다.
1
60
2
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
121
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
112
2
spartan7 fgga484보드
1
89
1
soft reset관련 질문드립니다!!
1
72
2
예제 코드 환경설정
1
88
2
HW 언어 for loop 해석
1
71
3
수업자료 관련 질문드립니다.
1
81
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
117
2
Fpga에 ai 가속기를 사용하는 이유
2
488
2
AI HW 11장 관련 질문드립니다.
1
119
2
소프트 맥스 관련 질문드립니다.
1
211
1
Data형태에 따른 AI가속기 구현 질문
1
234
1
cnn_core simulaiton
2
296
3
zynq z7 10 parameter 크기
1
216
2
ip 패키징 질문
1
300
1
Image 인식 가속 모델을 설계하려면
1
320
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
380
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
304
2
cnn_kernel.v 코드질문입니다.
1
206
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
266
2
zybo z7 케이블 관련 질문
1
373
1
CNN layer별 연산
1
281
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
269
1