작성한 질문수 3

0

안녕하세요, 인프런 AI 인턴입니다. 이학진님.

PCB 디자인에서 DRC(Design Rule Check) 에러가 발생하는 상황은 다소 혼란스러울 수 있습니다. 특히 연결 문제는 회로의 전기적 성능에 직접 영향을 줄 수 있기 때문에 주의가 필요합니다. 아래에 에러 해결을 위한 몇 가지 점검 사항을 안내 드리겠습니다.

에러 원인 분석 및 해결 방안

1. 연결 경로 확인:

   • 3.3V 전원 레이어와 관련 핀 간의 연결이 실제로 올바르게 되어 있는지를 다시 확인하세요. 이 과정에서 트레이스의 끝이 제대로 연결되어 있는지, 빈 곳에 끊어지지 않았는지를 중점적으로 보셔야 합니다.
     

2. Via 확인:

   • Via는 서로 다른 레이어 간의 전기적 연결을 설계 시 사용합니다. 이를 사용하여 상위 레이어에서 하위 레이어로 전압을 끌어와야 합니다. 이 과정에서 특정 설계 도구에서는 via가 올바르지 않거나 빠진 경우 동일한 오류를 발생시킬 수 있습니다.
     

3. 레이어 스택 확인:

   • 3층 레이어 설정이나 구성에서 레이어 스택에 문제가 없는지 확인하세요. 설정이 잘못된 경우 각 층 간에 전기적 신호 연결이 되지 않을 수 있습니다.
     

4. 제어 소프트웨어 설정:

   • 설계 소프트웨어에서의 전원 및 그라운드 설정이나 네트워크 설정이 올바른지 검토하는 것이 중요합니다. 전기적으로 동일한 네트워크로 인식하고 있는지 확인하시고, 필요한 경우 네트워킹을 재설정할 수 있습니다.
     

5. 디자인 룰 재설정:

   • DRC 규칙이 너무 엄격하게 설정되어 있을 수 있습니다. 디자인 룰을 점검하고, 필요 시 이를 재설정하여 과도한 경고를 피할 수 있습니다.
     

관련된 강좌인 전동킥보드로 배우는 임베디드 실전 프로젝트 안에서도 PCB 설계 검사 방법에 대한 정보가있을 수 있으니 참고하시는 것도 좋습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.