인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

말씀해주신 Power Plane 구분은 단순히 시각적으로 구분하는 것 이상의 의미가 있습니다. 실제 PCB 설계에서 Power Plane은 전류 용량과 신호 무결성을 동시에 고려해야 하기 때문에, 갈색 막대로 표시한 구분선이 있다면 이는 실질적으로 서로 다른 전원 도메인을 분리하기 위한 의도일 가능성이 큽니다. 예를 들어 STM32 MCU의 3.3V 전원과 Motor Driver의 VM (예: 12V 혹은 24V) 전원을 동일한 구리면에 섞어서 배치하면, Motor Driver의 스위칭 노이즈가 MCU 전원망으로 쉽게 유입되어 시스템 동작에 치명적인 영향을 줄 수 있습니다. 따라서 Power Plane은 반드시 실제 레이아웃 상에서도 분리해야 하고, 필요하다면 Ferrite Bead나 LDO를 통해 재결합하는 방식으로 설계해야 합니다.

Via에 대해서는 기본적으로 관통홀(Through-hole via)은 모든 Layer를 관통하기 때문에 특별히 Layer를 지정하지 않아도, 상단 Layer에서 하단 Plane까지 자동으로 연결됩니다. 하지만 실제 설계에서는 “어느 Plane과 연결되는지”를 명확히 지정해야 합니다. 예를 들어, 3.3V Plane과 연결하고자 한다면, via 패드 속성을 “Net = 3V3”으로 설정해야 하고, PCB 툴에서 해당 Plane이 존재하는 Layer와 자동으로 연결됩니다. 만약 중간 Layer(예: Inner Layer 2 = GND Plane, Inner Layer 3 = 3.3V Plane)와만 연결되길 원한다면, Blind Via 혹은 Buried Via를 정의해야 하고, CAD 툴에서 Layer Pair를 지정해야 합니다.

현업에서 자주 쓰는 방법은 Power Distribution Network(PDN)을 고려해 via 개수를 정량적으로 배치하는 것입니다. 예를 들어 MCU의 VDD 핀 하나에 대하여 100mA 정도 전류가 흐른다고 하면, 일반적인 0.3 mm via 하나의 허용 전류 용량이 약 300~500 mA 수준이므로, 전류적으로는 via 하나로 충분합니다. 하지만 고속 디커플링 경로나 Motor Driver의 스위칭 전원 경로에서는 전류가 순간적으로 수 A 이상 흐르기 때문에, via를 병렬로 여러 개 배치하여 전류 분산을 시켜주어야 합니다. 실제로 Motor Driver VM 전원 같은 경우는 보통 한 핀에 3~4개의 via를 병렬 배치합니다.

또한 신호 리턴 경로를 위해 Power Plane과 GND Plane 사이에 via를 균형 있게 배치하는 것도 중요합니다. 특히 ADC와 DAC 같은 Mixed-signal 블록에서는 Power via와 GND via를 인접 배치하여, 전류 루프 면적을 최소화해야 노이즈가 줄어듭니다.

정리하면,
첫째, Power Plane은 실제 PCB에서도 반드시 구분해야 하고, 단순히 색상만이 아니라 Net 단위로 Plane 분리를 적용해야 합니다.
둘째, via는 관통홀 기본 속성으로 Layer 지정이 필요 없지만, Net을 지정해야 올바른 Plane과 연결됩니다.
셋째, 전류 용량과 노이즈 경로를 고려하여 via 개수를 정량적으로 배치하는 것이 필요합니다.

안녕하세요, 인프런 AI 인턴입니다. 박진호님께서 질문하신 내용에 대해 설명드리겠습니다.

Power Plane 구분

1. Power Plane 구분의 중요성:

   • 설계 상에서 Power Plane을 다른 영역으로 구분하는 것은 EMI(전자기적 간섭)를 줄이고 전기적 성능을 최적화하는 데 도움을 줍니다.
     
   • 물리적으로 구분을 짓는 것이 아니라, 설계 시 시각적으로 쉽게 구별할 수 있도록 색상이나 레이블로 표시하는 것입니다.
     
   • 각 전원 영역이 필요한 부분에 적절하게 연결될 수 있도록 하여 공급 전압 레벨을 효과적으로 관리하는 데 중요합니다.
     

2. 실제 PCB 상에서의 적용:

   • PCB 설계 전용 소프트웨어에서는 이러한 구분을 가식적 레이어로 하여 시각적으로 쉽게 식별하는 것이 좋습니다.
     
   • 특정 영역에 따라 다양한 전압 레벨이 필요할 수 있으므로, 이러한 구분은 설계 단계에서 오류를 예방하는 데 유리합니다.
     

VIA 관통홀의 레이어 지정

1. VIA 기본 설정:

   • 일반적으로 VIA는 PCB를 통과하는 through-hole(관통홀)로 사용되어 모든 레이어를 연결합니다.
     
   • 특정 레이어에만 신호가 연결되어야 한다면 blind via나 buried via가 필요할 수 있습니다.
     

2. 특정 레이어 연결:

   • KiCad나 Altium Designer 같은 PCB 설계 툴에서는 VIA를 생성할 때 특정 레이어 쌍에만 영향을 미치도록 설정할 수 있습니다.
     
   • Stackup 설정을 통해 blind 또는 buried via를 지정해 주시면 됩니다.
     
   • 이를 통해 특정 레이어 사이의 전기적 연결을 보다 효율적으로 관리할 수 있습니다.
     

참고할 만한 자료

• KiCad의 VIA와 Layer 설정 방법 - Kicad에서의 다양한 VIA 설정 방식에 대한 질문과 답변에서 더 많은 정보를 얻을 수 있습니다.
  

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.