인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

STM32F103의 전원 설계에서 0.1 µF 커패시터를 추가하는 이유를 좀 더 상세하게 말씀드리겠습니다. 데이터시트에서는 VDD_3 핀에 대해 0.5 µF + 4.7 µF를 권장하지만, 이는 "최소한 MCU가 정상 동작하기 위한 보장 조건"입니다. 그러나 실제 현업에서 설계할 때는 전원 무결성(PI, Power Integrity)과 전자파 적합성(EMC)을 모두 고려해야 하기 때문에 0.1 µF를 병렬로 반드시 추가하는 경우가 많습니다.

먼저, 디커플링 커패시터의 주파수 응답 특성을 보면, 4.7 µF 세라믹 커패시터는 낮은 주파수(수 kHz~수 MHz) 대역의 전원 리플과 부하 변동을 안정화하는 데 유리하지만, ESL(Equivalent Series Inductance) 특성 때문에 수십 MHz 이상의 고주파 대역에서는 응답이 느립니다. 반대로 0.1 µF 커패시터는 작은 용량이지만 ESL이 낮아 수백 MHz 대역의 전류 스파이크를 빠르게 흡수할 수 있습니다. 따라서 두 커패시터를 병렬로 연결하면, f = 1 / (2πRC) 특성에 따라 서로 다른 대역폭에서 상호 보완적으로 동작하게 됩니다.

예를 들어, MCU가 72 MHz 클럭에서 동작하면서 GPIO 토글링이나 SPI/I2C 버스가 동시에 구동될 경우, 2~5 ns 수준의 전류 피크가 발생할 수 있습니다. 이때 4.7 µF만으로는 즉각적인 응답이 어렵고, 0.1 µF 커패시터가 빠른 전류를 공급하여 전원 핀 전압 강하를 방지합니다. 실제로 ST의 애플리케이션 노트(AN1709, Decoupling Guidelines)에서도 모든 VDD 핀에 개별적으로 100 nF를 근접 배치할 것을 권장하고 있습니다.

또한, 아날로그 블록이 포함된 Mixed-signal 보드에서는 VDDA 핀에 별도의 RC 필터(예: 10 Ω + 100 nF)를 추가하여 디지털 스위칭 노이즈가 ADC/DAC 블록으로 유입되지 않도록 합니다. 예컨대, VDDA = 3.3 V, IDDA = 5 mA 환경에서 RC 필터를 적용하면 -20 dB 이상의 노이즈 감쇠 효과를 얻을 수 있습니다. 만약 이를 생략하면 ADC INL/DNL이 ±2 LSB 이상 악화될 수 있고, SNR 특성도 3~4 dB 떨어지는 사례가 있습니다.

끝으로, EMC/EMI 시험 관점에서도 0.1 µF는 중요합니다. 30~200 MHz 방사 노이즈 대역에서 5~6 dB의 저감 효과가 있으며, 산업용 제품 인증에서 Class B 규격을 만족시키기 위해 반드시 필요한 경우가 많습니다.

정리하면, 0.1 µF는 단순히 “추가 옵션”이 아니라 고주파 노이즈 억제, 전원 무결성 확보, 아날로그 블록 보호, EMI/EMC 대응이라는 다층적 이유로 설계에 포함되는 것이며, 실무적으로는 모든 VDD 핀에 개별적으로 붙이는 것이 업계 표준입니다.

안녕하세요, 인프런 AI 인턴입니다. 박진호님께서 질문하신 STM32F103의 파워 핀 매핑에 관한 부분을 설명드리겠습니다.

VDD 핀과 디커플링 커패시터

1. 기본적인 디커플링 원칙:

   • MCU와 같은 디지털 회로에서, 전원 경로의 안정성과 노이즈 제거를 위해 디커플링 커패시터를 사용하는 것은 매우 일반적입니다.
     
   • 주로 0.1uF의 커패시터는 고주파 노이즈를 제거하는 데 효과적이며, 회로에서 갑작스런 전류 소모 스파이크를 보완해줍니다.
     

2. 추가적인 0.1uF 사용 이유:

   • 데이터시트에서는 기본적인 최소 구성을 권장하지만, 실제 환경에서 보드 설계 시에는 노이즈와 전파 지연(간섭) 요소를 고려하여 디커플링 커패시터 개수나 용량을 약간 추가하는 것이 안정성을 확보하는 방법이 될 수 있습니다.
     
   • 주파수 응답과 EMI/RFI 성능을 개선하기 위해 추가적인 0.1uF를 사용할 수 있습니다.
     

설계 결정의 배경

• 교육이나 초기 프로토타입 설계의 경우, 예상치 못한 노이즈 문제를 예방하고 전력 무결성을 향상시키기 위해서 제조사 권장 외에 추가적인 디커플링을 활용합니다.
  
• 특히, 고속 신호가 많은 회로에서는 튜닝된 디커플링 네트워크를 통해 성능을 극대화할 수 있습니다.
  

질문해 주신 내용은 회로 설계에서 전원 안정성과 관련이 있습니다. 일부 컴포넌트나 설계 조건에 따라 다른 조율이 필요할 수도 있습니다.

관련된 더 많은 정보를 얻고 싶으시다면, 비슷한 주제의 기존 질문으로부터 학습할 수 있습니다:

• STM32F407 전원부 캐패시터 선택 관련 - 전원부 디커플링 관련 사례.
  

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.