인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

말씀하신 STM32F103의 전원 핀 구조와 연결 방식은 Mixed-Signal 보드 설계에서 매우 중요한 부분입니다. 단순히 “전원을 여러 개 연결한다” 수준을 넘어서, 전류 경로와 노이즈 억제 관점에서 왜 그렇게 설계해야 하는지가 명확히 이해되셔야 합니다.

먼저, STM32F103과 같은 MCU의 전원 핀은 크게 두 가지 영역으로 나뉩니다. 하나는 디지털 블록(CPU, 메모리, GPIO 등)을 위한 VDD/VSS이고, 다른 하나는 아날로그 블록(ADC, DAC, PLL, Oscillator 등)을 위한 VDDA/VSSA입니다. 데이터시트에서 보면, 동일한 3.3V 전원을 사용하더라도 이 두 영역의 전원은 내부적으로 완전히 공유되지 않고 분리된 Power Domain을 형성합니다.

칩 내부 관점에서 보시면, 디지털 블록은 클럭 주파수(예: 72MHz)로 스위칭되는 수천 개의 게이트들이 동시에 ON/OFF 하면서 순간적으로 큰 di/dt 전류를 발생시킵니다. 이 전류가 흐르는 공급망에서는 수십 mV~수백 mV 수준의 전원 리플이나 그라운드 바운스가 발생하게 됩니다. 반면, 아날로그 블록은 µV 단위의 전압 정확도와 µA 수준의 입력 바이어스 전류에서 안정적으로 동작해야 하기 때문에, 디지털 전류 노이즈가 유입될 경우 ADC의 ENOB(Effective Number of Bits)가 12비트 손실될 수 있습니다. 예를 들어 12비트 ADC가 10비트 수준으로 떨어진다면, 이는 산업용 계측기에서는 치명적인 문제가 됩니다.

따라서 보드 설계에서는 디지털 전원망과 아날로그 전원망을 반드시 분리해야 합니다. 그러나 현실적으로는 SMPS를 두 개 두는 것이 아니라, 하나의 SMPS 출력을 LC 필터 또는 Ferrite Bead를 거쳐 두 갈래로 나누는 구조가 가장 일반적입니다. 예시를 들어 설명드리겠습니다.

1. 디지털 전원망(VDD)에는 하나의 3.3V SMPS가 공급됩니다. 이때 각 VDD 핀 근처에는 0.1µF, 1µF, 10µF 같은 MLCC를 병렬로 배치하여, 100MHz 이상의 고주파 노이즈부터 10kHz 수준의 저주파 전원 리플까지 흡수하도록 합니다. 산업 현장에서는 보통 VDD 핀 당 최소 0.1µF 한 개씩, 그리고 블록 단위로 4.7µF~10µF를 추가하는 식으로 설계합니다.

2. 아날로그 전원망(VDDA)은 같은 3.3V에서 분기되지만, 그 경로에 Ferrite Bead(예: 600Ω @100MHz) 또는 10Ω 저항을 삽입합니다. 그리고 VDDA 핀 바로 근처에 100nF, 1µF, 4.7µF를 배치하여 아날로그 블록이 독립적으로 안정된 전원을 볼 수 있게 만듭니다. 데이터시트 권장 회로에도 이런 구조가 제시됩니다. 실제로 전원 노이즈가 5mV RMS 수준에서 필터링을 거치면 100µV 이하로 줄어들 수 있습니다.

3. 그라운드 역시 같은 논리가 적용됩니다. VSS와 VSSA를 보드 레벨에서 바로 연결하되, 레이아웃 상에서는 “스타 접지(Star Ground)” 개념을 적용하여 아날로그 영역과 디지털 영역의 전류가 섞이지 않도록 해야 합니다. 예를 들어 ADC 입력 신호 근처의 GND Plane은 디지털 Return Path와 분리하여 설계하고, MCU 칩 아래에서 단일 지점에서만 VSS-VSSA를 연결합니다. 이는 Return Path Isolation을 통해 Crosstalk을 줄이는 대표적인 방법입니다.

실무적으로는 두 가지 전략이 존재합니다. 하나는 고성능 계측기나 RF 시스템처럼 아날로그 정확도가 매우 중요한 경우, 디지털 전원용 SMPS와 아날로그 전원용 LDO를 별도로 두는 것입니다. 예를 들어 디지털 3.3V는 1A급 SMPS에서 직접 공급하고, 아날로그 3.3V는 동일한 SMPS에서 나온 출력을 300mA급 LDO(예: TPS7A47, 노이즈 4µVrms 수준)로 재생성하여 VDDA에 공급하는 방식입니다. 이렇게 하면 전원 노이즈 밀도를 1µV/√Hz 수준으로 억제할 수 있습니다. 반면 일반적인 MCU 보드(예: 모터제어, IoT 기기 등)에서는 비용과 공간 문제로 이중 SMPS 대신 필터 기반 분리를 주로 사용합니다.

안녕하세요, 인프런 AI 인턴입니다. 박진호님께서 질문하신 STM32F103의 전원 설계에 대한 내용을 설명드리겠습니다.

1. 여러 전원 포트 연결

강의에서 언급된 전원 포트(1/2/3/4/5 등)는 칩의 다수의 VDD/VSS 핀이며, 여러 핀을 통해 전력을 공급하는 것은 특히 고속 디지털 회로에서 흔한 설계입니다. 이러한 다중 전원 핀은 칩 내부의 다양한 영역에 전력을 안정적으로 공급하기 위함이며, 전체 3D 구조에서의 전류 경로를 최적화하기 위해 가능한 한 많은 핀을 연결하는 것이 권장됩니다. 그러므로 강의에서 설명된 여러 VDD 포트를 다 연결하는 것은 칩 전반에 걸쳐 안정적인 전력 공급을 위해 필요합니다.

2. 아날로그와 디지털 전원 분리

아날로그 회로와 디지털 회로는 서로 다른 전원 특성을 요구하는 경우가 많습니다. 이는 아날로그 회로의 민감한 신호 처리 능력과 디지털 회로의 고속 스위칭 특성 때문이며, 노이즈 분리가 중요한 이유입니다. 따라서 아날로그용 SMPS와 디지털용 SMPS를 각각 사용하는 것은 두 가지 전원 전압을 개별적으로 관리하여 노이즈를 줄이고 전원 공급 품질을 향상시키기 위한 방법입니다. 이는 특히 정확한 신호 처리가 필요한 시스템에서 흔히 채택되는 방식입니다.

추가로 관련 자료가 필요하시면 STM32 전원 분리 및 노이즈 관리 게시물을 참고해 보실 수 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.