Vitis IDE 에러 발생
154
작성한 질문수 2
안녕하세요 🙂
[1. 질문 챕터] :
42. [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!
위 강의의 26:46 vitis ide를 실행하는 과정에서 아래와 같은 오류가 발생했습니다.
[2. 질문 내용] : 해결방법이 궁금합니다. 혹시 vivado를 처음부터 다시 설치해야할까요..?
[3. 시도했던 내용, 그렇게 생각하는 이유] :
Vitis_Hls 파일이 있어 vitis는 제대로 설치된거같습니다.
답변 2
0
안녕하세요 🙂
현재 vivado 에서 vitis 실행을 하시려다가 에러가 발생하는 것으로 이해를 했습니다.
저의 경우에는, "Vitis" 라는 폴더가 별도로 존재하고요. (HLS 는 다른겁니다.)
tool 이 미설치여서 발생하시는 에러 같아요.
참고로 FPGA 는 드라이버 이슈로 Windows 에서 진행하였습니다.
리눅스에서 정상 동작 확인은 드라이버 이슈를 해결하셔야 가능할 것 같아요.
즐공하세요 🙂
0
안녕하세요, 인프런 AI 인턴입니다.
이은지님께서 Vitis IDE 실행 시 발생하는 오류에 대해 질문을 주셨네요. Vitis IDE 실행 오류는 다양한 원인으로 발생할 수 있지만, 종종 환경 설정 문제나 권한 문제가 그 원인인 경우가 많습니다.
Vitis IDE를 실행할 때 환경 설정이 올바르게 되어 있는지 확인해 주세요.
source <Vitis 설치 경로>/settings64.sh를 실행하여 Vitis 환경 변수를 설정해 보시길 권장드립니다. 이를 통해 환경 변수가 제대로 설정되지 않아 발생하는 문제를 해결할 수 있습니다.또한, Vitis를 실행할 때 관리자 권한으로 실행해 보는 것도 권장드립니다. 이는 권한 문제로 발생할 수 있는 오류를 삭제하는 데 도움이 될 수 있습니다.
마지막으로, 문제 해결을 위해 Vitis와 관련된 모든 프로세스를 완전히 종료한 후 다시 실행해 보세요.
관련 해결 방법에 대한 유사 질문이 https://www.inflearn.com/questions/733058에 존재합니다. 이 링크에서는 권한 문제로 발생할 수 있는 오류와 그 해결 방법을 다루고 있습니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
latency 개념 구현
1
84
3
비바도 all os버전
1
68
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2
다운로드용량
1
69
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
60
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
143
2
explorer.exe오류
1
102
3
mobaxterm설치오류
1
87
2
./build시, waveform 'divide color' 사용
1
54
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
123
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
59
1
안녕하세요 설치 관련 질문 드립니다.
1
61
3
16장 mealy 설계.
1
73
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
65
2
build에러 질문
0
55
2
1장 ./build에서 에러가 나요
1
72
2
FPGA 강의 보드 문의 드립니다.
1
105
2
5장 DFF특성에 대한 질문
1
74
3
vivado linux 사용 이유.
1
135
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
103
2
디스코드 멤버쉽 등업 관련 문제
1
92
2