inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!

Launch Hardware 오류

해결된 질문

221

info

작성한 질문수 14

1

image.png

해당 과정 전까지는 모두 무사히 따라왔습니다. Launch Hardware 클릭 시에 이런 오류가 발생합니다. 코드에 map 이 없는데 이런 오류가 발생하네요..

 

혹시 몰라 터미널 쪽도 캡처했습니다.

image.png

 

verilog-hdl fpga 임베디드

답변 2

0

설계독학맛비

안녕하세요!

잘 되던게 안되는 상황인 것 같은데요. 저도 해당 error 는 처음 봐서, GPT 를 통해서 답을 드립니다.

다음 내용을 참고해 보시겠어요??

=======================================================

이 오류는 Vitis에서 "Launch Hardware" 실행 시 발생하는 "can't read 'map': no such variable" 오류로 보입니다.
해결 방법을 아래와 같이 시도해보세요.

1. Tcl 스크립트 관련 오류 확인

이 오류는 종종 Vitis의 내부 Tcl 스크립트에서 변수를 찾을 수 없을 때 발생합니다.

  • Vitis를 재시작한 후 다시 실행해 보세요.

  • 새 프로젝트를 만들어 동일한 문제가 발생하는지 확인해 보세요.

2. Vitis 환경 변수 초기화

Vitis가 올바르게 환경을 설정하지 못했을 가능성이 있습니다.

  • Vitis를 관리자 권한으로 실행

  • 아래 명령어를 실행 후 다시 시도

    bash

    복사편집

    xsct source <VITIS_INSTALL_PATH>/settings64.sh

3. FPGA 보드 연결 확인

터미널 로그를 보면 Zybo Z7 보드가 정상적으로 감지된 것 같지만, 문제 해결을 위해 다음을 확인하세요.

  • USB 케이블이 정상적으로 연결되어 있는지 확인

  • 보드를 리부팅 후 다시 시도

  • xsct를 실행하고 아래 명령으로 JTAG 장치를 확인

    tcl

    복사편집

    connect targets

4. JTAG 드라이버 문제 해결

  • Windows의 경우 "Device Manager" 에서 Digilent JTAG 또는 Xilinx USB 장치가 인식되는지 확인

  • 만약 장치가 표시되지 않는다면, Digilent 또는 Xilinx USB 드라이버를 재설치

5. Vitis 프로젝트 다시 빌드

아래 순서로 다시 진행

  1. 프로젝트 Clean (Project → Clean...)

  2. 다시 빌드 (Build Project)

  3. Launch Hardware 다시 실행

위 방법들을 순차적으로 시도해보시고, 해결되지 않으면 추가 로그를 공유해 주세요!

0

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다. info님께서 문의하신 내용에 대해 가능한 해결 방법을 제공해드립니다.

Vitis에서 Launch Hardware 과정 중 발생하는 오류는 여러 원인이 있을 수 있지만, 주로 보드 설정이나 연결 오류에서 기인할 수 있습니다. 이를 해결하기 위한 몇 가지 일반적인 접근 방법을 소개해드리겠습니다.

  1. 보드 설정 확인: Zybo Z7-10 보드를 사용하신다고 하셨습니다. 먼저 해당 보드의 JTAG 연결이 올바르게 설정되어 있는지 확인해 보세요. 보드의 점퍼가 JTAG 모드로 설정되어 있는지 점검해야 합니다.

  2. Vivado 및 Vitis 구성 재확인: 프로젝트 설정이나 하드웨어 구성 파일(BIT 파일, ELF 파일 등)이 올바르게 구성되어 있는지 한 번 더 확인해 보세요. 특히 하드웨어 플랫폼을 만들 때 사용한 설정을 점검하고, 주소 매핑(특히 오류 메시지에 언급된 ‘map’ 변수)을 필요로 하는 설정이 제대로 되었는지 확인합니다.

  3. 보드 리셋 및 타겟 리셋: 보드를 한 번 초기화하고 다시 원점에서 실행해 보는 것도 방법입니다. 전원을 껐다 다시 켜고, Vitis에서도 다시 연결 시도해 보세요. Launch 전에 bitstream을 제대로 다운로드하셨는지도 점검해보세요.

다음은 유사한 문제에 대한 다른 질문 및 답변들이니 참고해 보시기 바랍니다:

이러한 오류는 가끔 도구나 버전 간의 호환성 문제에서도 발생할 수 있기 때문에, 강의에서 제시된 환경과 최대한 동일하게 맞추어보는 것도 도움이 될 수 있습니다. 지식공유자님의 강의를 충실히 잘 따라오셨다면 해결의 실마리를 찾을 수 있을 것입니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

fpga

1

65

2

Chapter 16 FSM 관련 질문

1

90

2

강의 환경(linux) 관련 질문

1

107

2

Arty Z10 관련 문의

1

84

2

13장 파이프라인 질문 드립니다.

1

122

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

137

2

git hub 404 error 도움 부탁드립니다.

1

80

2

latency 개념 구현

1

172

3

비바도 all os버전

1

144

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

162

2

다운로드용량

1

135

2

비바도리눅스설치

1

142

2

전체path복사넣기

1

124

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

321

2

explorer.exe오류

1

207

3

mobaxterm설치오류

1

198

2

./build시, waveform 'divide color' 사용

1

110

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

244

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

122

1

안녕하세요 설치 관련 질문 드립니다.

1

122

3

16장 mealy 설계.

1

134

2

14장 Cycle 관련, Testbench 코드.

1

139

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

106

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

105

2