xilinx dma ip와 차이점 질문
211
작성한 질문수 8
안녕하세요 🙂
Xilinx에서는 아래 그림과 같이 DMA ip를 제공하고 있습니다.
이걸 사용하는 것과 본 강의에서 Mem copy ip를 설계하는 것과 어떤 차이가 있는 건지 궁금합니다.
답변 1
0
안녕하세요 🙂
Xilinx 에서 제공하는 IP 는 full source code 공개가 안되어 있는 것으로 알고 있습니다.
본 강의에서는 Xilinx 가 제공하는 IP 가 아닌, 직접 IP 를 설계하는, 실제 현업에 가셔서 하실 업무인 학습에 목적이 있었습니다.
AXI 의 다양한 기능을 어디까지 지원해주느냐, 다수의 Master slave 상황에서 얼마나 data 를 원할하게 줄 수 있는가 등등의 디테일이 다를 것 같아요.
34장의 맛비 패턴 generator 관련 질문입니다!
1
32
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
32
1
[HDL 32장-2부] 참고 링크 관련
1
52
2
[HDL 22장] F/F CE 관련 질문
1
57
2
13강에 언급된 강의 내용 질문
1
69
2
22장 vaild/ready
1
105
1
output, reg 선언
1
91
3
gvim
1
69
1
fifo의 stall과 퍼포먼스 드랍
1
66
2
Design Valid I/F
1
77
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
98
2
IDLE state의 시점관련
1
70
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
120
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
78
2
system verilog 사용이유.
1
137
2
AXI_VIP 사용 시 glitch 발생
1
101
1
왜 배속이 안되요?
1
121
2
다이어그램 이해
1
80
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
81
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
96
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
118
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
142
1
예외처리 관련 질문
1
82
2
AXI의 ID의 역할은?
1
203
2