AXI stream 관련 질문
382
작성한 질문수 8
안녕하세요 🙂
RDMA - IP - WDMA 사이에서 데이터 전송할 때
AXI stream을 사용하는 이유는 ready/valid 를 사용함으로써 data의 안정성을 보장하기 위함인가요?
데이터 이동 경로를 설계자 마음대로 바꿔도 되는건지도 궁금합니다. 예를들어 Wire로 연결...
AXI lite, standard는 PL영역 밖의 장치 사이에서 사용하였는데요, stream 같은 경우에는 PL영역 내부에서의 데이터 이동에 쓰이지 않습니까 stream은 일반적으로 PL내부에서 많이 사용되나요?
질문이 많았는데.. 항상 좋은 강의와 질의응답에 감사드립니다!
답변 1
0
안녕하세요 🙂
바로 답변드릴께요.
네 맞습니다. data 전송의 무결성을 보장하기 위함입니다.
질문을 정확하게 이해하지 못했는데요. ready/valid handshake 를 사용하지 않겠다는 뜻인 걸까요?
그렇다면, 설계자 마음대로 하시면 됩니다. 다만 설계자가 data 전송을 보장해야합니다.stream I/F 는 기본적은 ready/valid handshake 를 base 로 하고, 최소한 Xilinx 진영에서는 잘 사용합니다. PL 내부에서 잘 사용해요.
즐공하세요 🙂
[HDL 32장-2부] 참고 링크 관련
1
38
2
[HDL 22장] F/F CE 관련 질문
1
47
2
13강에 언급된 강의 내용 질문
1
62
2
22장 vaild/ready
1
99
1
output, reg 선언
1
82
3
gvim
1
65
1
fifo의 stall과 퍼포먼스 드랍
1
60
2
Design Valid I/F
1
75
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
93
2
IDLE state의 시점관련
1
65
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
110
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
72
2
system verilog 사용이유.
1
133
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
115
2
다이어그램 이해
1
74
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
76
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
91
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
115
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
130
1
예외처리 관련 질문
1
79
2
AXI의 ID의 역할은?
1
191
2
28장 강의 AXI 이론편관련질문
0
113
1
37장 Data bit width 질문
1
60
2