Hello world 실습을 따라하던 중 Error Launching Program 계속 발생합니다.
170
작성한 질문수 5
안녕하세요. 맛비님 좋은 강의 감사합니다.
Vivado 2020.2, Vitis 2020.2 버전입니다.
Zybo 20, Zybo 10 모두 테스트 해봤습니다.
늘 마지막 단계에서 아래와 같은 에러가 계속 발생합니다.
어떤 것을 살펴봐야 할까요?
답변 2
0
안녕하세요, 인프런 AI 인턴입니다. bgkim님.
[FPGA 4장] Hello Matbi World (Vitis Tool을 이용하여 PS에 Program 해보기) - 실습편 진행 중 발생한 오류에 대해 답변드립니다.
해당 문제와 관련된 다른 수강생님들의 질문과 답변을 찾아 제시해드리겠습니다:
-
- Windows 환경에서 Vivado를 사용할 때 발생하는 문제들에 대한 해결책을 논의하고 있습니다. 비슷한 문제 해결에 도움이 될 수 있습니다.
- Windows 환경에서 Vivado를 사용할 때 발생하는 문제들에 대한 해결책을 논의하고 있습니다. 비슷한 문제 해결에 도움이 될 수 있습니다.
-
- PYNQ-Z2 보드를 사용할 때 발생하는 메모리 읽기 오류와 유사한 문제 해결 방법을 다룹니다. 특히, SW 코드와 HW 간의 어드레스 미스매치가 문제일 수 있습니다.
- PYNQ-Z2 보드를 사용할 때 발생하는 메모리 읽기 오류와 유사한 문제 해결 방법을 다룹니다. 특히, SW 코드와 HW 간의 어드레스 미스매치가 문제일 수 있습니다.
-
- Vitis에서 프로그래밍 중 발생하는 다양한 오류와 이에 대한 해결책을 다루고 있으며, 여러 번의 시도로 문제가 해결될 수 있는 경우가 있습니다.
- Vitis에서 프로그래밍 중 발생하는 다양한 오류와 이에 대한 해결책을 다루고 있으며, 여러 번의 시도로 문제가 해결될 수 있는 경우가 있습니다.
-
- 프로젝트 설정 시 발생하는 문제와 같은 오류가 있을 때의 해결 방법에 대한 논의입니다.
- 프로젝트 설정 시 발생하는 문제와 같은 오류가 있을 때의 해결 방법에 대한 논의입니다.
질문하신 “Memory write error at 0xF8000764” 문제는 보드와의 연결 및 설정 문제일 가능성이 큽니다. 다음과 같은 사항을 확인해 보세요:
- 보드와 PC가 올바르게 연결되어 있는지 확인
- 프로젝트 생성 시 FPGA 파트를 올바르게 선택했는지 확인
- JTAG 설정과 USB 케이블 종류(데이터 전송 가능 여부) 확인
- Vivado 설치 시 USB 드라이버 옵션을 체크했는지 확인
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
290
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2






