Vitis run -> memory read 오류
625
작성자 없음
작성한 질문수 0
안녕하세요 좋은 강의 잘 보고 있습니다.
다름이 아니라 [FPGA 22장] 프로젝트 Fully Connected Layer 설계 - 실습편을 진행하던 도중
아래 사진과 같이 vitis 상에서 에러가 발생하여 질문 드립니다.
해당 과정을 수행하면
위와 같은 에러가 나오는데 구글링을 해보아도 마땅한 해결방안을 찾지 못하겠습니다.
제가 사용하는 보드가 pynq-z2 보드인데 zybo 보드와 호완 가능한 것으로 알고 있습니다.
혹시 보드가 달라서 생기는 문제라면 개인적으로 해결해보겠습니다.
즐거운 연휴 보내세요.
감사합니다.
답변 1
0
안녕하세요 :)
알고계신대로 pynq-z2 라면 zybo z7 20 과 완벽하게 동일한 chip 을 사용하기 때문에 문제가 없으리라 판단됩니다.
UART 로 LED 깜박이기만 클리어 하셨다면 발생하신 문제는 Zybo 에서도 발생하였을 것 같아요.
22장에서 이 Error 를 보셨다면, 이전의 장들은 어떻게 해결하셨는지가.. 용하네요.
===========================
SW 컴파일이 잘되어서, bitstream 이 올라가고 실행한 이후에 저 메세지가 발생할까요?
정확한 원인은 모르겠지만, 유추를 해보자면 SW 코드와 HW 간의 address miss 가 의심이 됩니다.
일예입니다. (base addr 를 질문자님과 제가 다를 수 있어요)
HW 상의 baseaddr
SW 상의 baseaddr
XPAR_LAB22_MATBI_0_BASEADDR 의 define 의 baseaddr
HW == SW 가 일치해야 할 것 같습니다.
확인 부탁드릴께요.
UART0, 1 중 선택
1
58
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
101
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
99
2
보드 추가의 클릭창이 없습니다.
1
72
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
83
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
108
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
295
3
[9장 led 점등 시간 제어 불가]
1
83
2
Platform Invalid 오류
1
153
3
WSL 설치 관련 문의드립니다!!
1
98
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
113
3
Edit in IP Packager 이후에
1
88
1
Fpga 로직
1
92
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
91
2
장치관리자 USB 포트
1
102
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
80
2
타이밍 위반 질문
1
81
2
rvalid 초기화
1
68
2