inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 4장] Hello Matbi World (Vitis Tool 을 이용하여 PS 에 Program 해보기) - 실습편

실습 중 에러가 나네요 ㅜㅜ

해결된 질문

447

윤두현

작성한 질문수 4

1

안녕하세요 맛비님!

FPGA 강의를 수강하던 중 6.Coding Hello World 부분에서 에러가 생겨 문의드립니다.

 

error.png 위와같은 메세지가 나면서 좌측 메뉴판에 아무것도 뜨지가 않네요... 해결방법이 있을까요??

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

image

사용하시는 보드가 다르시군요....... vck190 이라니.. 고급 보드네요.

Versal 계열은 zynq 처럼 내부에 arm processor 가 없습니다. 다만 엄청난 양 + 고속의 HW 가 내장되어 있어요.

Versal 계열에서 해당강의 실습을 따라하시려면, Micro blaze 라는 processor IP 를 사용하셔야 해요.

(경험이 있으신 분은 Microblaze 로 강의를 따라오시던데... 제가 알려드리기에는 변수가 많네요 ㅠ)

해당 방법으로는 강의가 진행되지 않아서, 보드가 다름으로 인한 이슈는 양해 부탁드립니다.

0

윤두현

아! 아니에요 저는 맛비님이 추천해주신 z7-20 보드를 사용중입니다

맛비님 말씀을 보니 실습 중 보드 선택이 잘못되었던 것 같네요! ㅜㅜ

저 과정을 진행할 때 보드를 연결하지 않고 진행을 하였는데,

혹시 보드를 연결하고 진행해야하나요?? 해야한다면 어떤 과정부터 연결해놓아야하나요??

0

설계독학맛비

아 그렇군요.

보통 가장 처음, project 를 만들때 FPGA part 를 선택하는데 그때 오류가 있지 않을까 싶어요.

영상과 동일하게 하셨다면 문제는 없다 생각합니다.

즐공하세요 :)

 

 

혹시 보드를 연결하고 진행해야하나요??

-> 이거와는 무관합니다.

UART0, 1 중 선택

1

50

2

datamoverbram모듈질문

1

63

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

289

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

109

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2