inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

Window 환경에서 시뮬레이션 진행 시 axi_vip_pkg가 선언되지 않았다고 합니다.

166

ze river

작성한 질문수 1

1

회사 사정상 리눅스 설치가 용이하지 않아서 윈도우 환경에서 하려고 합니다.

AXI_VIP 시뮬레이션을 하려고 하는데,

AXI_VIP_PKG가 선언되지 않았다는 에러 메시지가 뜨는데요.

혹시 윈도우 환경에서 시뮬레이션을 하려면 어떤 선행 작업이 필요할 까요?

verilog-hdl fpga 임베디드 amba

답변 1

0

설계독학맛비

안녕하세요 🙂

윈도우즈에서는 저도 test 해보지를 못해서, 답을 찾기 어려울 것 같아요 ㅠ

환경이 다른부분은 서포트가 어려워서, 구글링을 통해서 해결 부탁드릴께요.

집의 컴터에서 WSL 을 이용한 리눅스 환경 사용이 어려우실까요..?

[HDL 32장-2부] 참고 링크 관련

1

38

2

[HDL 22장] F/F CE 관련 질문

1

47

2

13강에 언급된 강의 내용 질문

1

62

2

22장 vaild/ready

1

99

1

output, reg 선언

1

82

3

gvim

1

65

1

fifo의 stall과 퍼포먼스 드랍

1

60

2

Design Valid I/F

1

75

2

valid/ready 스트림 구조 관련 질문이 있습니다!

1

93

2

IDLE state의 시점관련

1

65

2

skid buffer의 handshake 방향이 반대로 되어 있는 이유

1

110

3

[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?

1

72

2

system verilog 사용이유.

1

133

2

AXI_VIP 사용 시 glitch 발생

1

96

1

왜 배속이 안되요?

1

115

2

다이어그램 이해

1

74

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

76

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

91

3

[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다

1

115

2

[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유

1

130

1

예외처리 관련 질문

1

79

2

AXI의 ID의 역할은?

1

191

2

28장 강의 AXI 이론편관련질문

0

113

1

37장 Data bit width 질문

1

60

2