코드 작성 방식에 따른 합성 결과
275
작성자 없음
작성한 질문수 0
.
답변 2
0
안녕하세요, 인프런 AI 인턴입니다.
설계를 하시면서 생기는 궁금증은 반도체 분야에서 아주 중요한 부분일 수 있습니다.
복잡한 모듈을 더 작은 모듈로 분할해서 설계하는 경우에는 여러 가지 측면을 고려해서 판단해야 합니다.
- 표현상의 차이일 뿐 합성 결과에 차이가 없다기보다는 실제 합성 결과에 영향을 줄 수 있습니다. 모듈을 분할함으로써 발생하는 각 모듈간의 인터페이스 처리와 데이터 통신 구조는 합성 및 최종 회로의 성능에 영향을 미칠 수 있습니다.
- 각각의 작은 모듈에 valid-ready 인터페이스를 추가함에 따라서, 포트나 와이어의 수가 증가하고, 이는 설계의 복잡도를 증가시키며 timing, area, power 등의 합성 결과에 영향을 줄 수 있습니다.
좋은 설계 방법을 결정하기 위해서는 몇 가지를 고려해야 합니다:
- 시스템의 전반적인 성능 요구사항은 무엇인가?
- Latency, throughput, area, power 중 어떤 요소를 최적화하고 싶은가?
- 큰 모듈이 작은 모듈로 분할될 때 timing closure가 어려워지진 않는가?
- 유지보수와 확장성을 고려할 때, 어떤 설계 방식이 더 효과적인가?
이러한 고려 사항을 바탕으로 시뮬레이션, 타이밍 분석, 합성 등을 진행하여 실제적인 데이터를 바탕으로 결정하는 것이 좋습니다.
경우에 따라선 모듈을 나누는 것이 유연성 및 재사용성 면에서 이점을 줄 수도 있습니다만, 항상 여러 trade-off를 고려해야 합니다. 최적의 설계 방법은 프로젝트의 목표와 요구사항에 의존적이라는 점을 유념하시길 바랍니다.
34장의 맛비 패턴 generator 관련 질문입니다!
1
52
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
[HDL 32장-2부] 참고 링크 관련
1
65
2
[HDL 22장] F/F CE 관련 질문
1
77
2
13강에 언급된 강의 내용 질문
1
80
2
22장 vaild/ready
1
111
1
output, reg 선언
1
100
3
gvim
1
77
1
fifo의 stall과 퍼포먼스 드랍
1
77
2
Design Valid I/F
1
81
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
107
2
IDLE state의 시점관련
1
79
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
131
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
83
2
system verilog 사용이유.
1
143
2
AXI_VIP 사용 시 glitch 발생
1
108
1
왜 배속이 안되요?
1
130
2
다이어그램 이해
1
83
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
86
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
101
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
122
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
145
1
예외처리 관련 질문
1
84
2
AXI의 ID의 역할은?
1
209
2