inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

맛비님의 AI HW강의 관련 질문 드립니다.

351

이승민

작성한 질문수 2

1

맛비님 안녕하세요! 열심히 verilog s1, fpga s1 수강하고 verilog s2까지 수강중인 학부생입니다.

본 강의 관련 내용은 아니지만, 맛비님의 또다른 강의인 AI HW 강의에 대해 궁금한 점이 있어 질문드립니다.

 

저는 현재 전자공 학부 4학년으로 졸업작품으로 [Ai를 활용한 안전 운전 장치(졸음, 음주 감지)]를 준비중에 있는데요. 제가 구현하고자 하는 것은 간략하게 AI를 활용해서 운전자의 졸음을 감지하는 것입니다.

이를 제가 가지고 있는 Zybo z7-10으로 구현해보고자 조사 중인데 이 동작을 FPGA에서 전부 구현할 수 있는지, FPGA로 HW가속기를 구현하여 AI 연산만을 수행하게 할 수 있는지 등 저 스스로 접근하는데에 어려움을 느껴 맛비님의 AI HW 강의가 이에 도움이 될 지 궁금하여 질문드립니다.

 

당연하게도 강의를 듣고 그 내용을 내 것으로 만들어서 저의 실력으로 활용하는 것은 제 몫이지만 아무래도 이 분야의 초급자인 제가 커리큘럼만을 보고 판단하는 것 이상으로 맛비님의 시선에서 봤을 때 적절할지가 더 의미있는 판단이 될 것 같기도 합니다.

 

AI HW가 뜨거운 주제이고 관심이 있는 만큼 이 강의를 여유가 있을 때 들을 생각이였지만 이번에 맡은 프로젝트를 위해 큰 도움이 되는 강의라면 이번 학기에 AI HW 강의까지 병행하여 열심히 공부해봐야겠네요.

항상 너무 질 좋은 강의 감사드리고 이 분야를 진로로 삼으려는 학생들에게 정말 좋은 기회가 되는 강의 만들어주셔서 감사드린다는 말 드리고 싶습니다!

verilog-hdl fpga 임베디드 amba

답변 1

1

설계독학맛비

안녕하세요 🙂

먼저 강의 잘 듣고 계셔서 저도 기분이 좋네요.

 

항상 강의를 만들 때, 관련 설계를 시작 할 수 있는 최소한의 필수 지식을 전달하는데 그 목적을 두고 제작하고 있습니다.

제 강의를 들어서 "Ai를 활용한 안전 운전 장치(졸음, 음주 감지)" 를 할 수 있는지 여부는 질문자님의 평소 능력에 의존도가 있어보입니다. AI 뿐만 아니라 다른 응용 지식도 필요합니다.

 

따라서 제 강의를 수강하면 프로젝트를 바로 할 수 있는가? 에 대한 제 결론은 No 입니다.

해당 답변이 도움이 되셨기를 바랍니다.

 

즐공하세요 🙂

1

이승민

답변 감사드립니다! 역시 이런 계기보단 기본이 다 되었고 AI HW에 발을 딛으려 할때, 이 강의를 듣는 것을 고민해보도록 할게요 언제나 학생, 취준생의 시선까지 고려해주시는 점 감사드립니다..!

[HDL 32장-2부] 참고 링크 관련

1

38

2

[HDL 22장] F/F CE 관련 질문

1

47

2

13강에 언급된 강의 내용 질문

1

62

2

22장 vaild/ready

1

99

1

output, reg 선언

1

82

3

gvim

1

65

1

fifo의 stall과 퍼포먼스 드랍

1

60

2

Design Valid I/F

1

75

2

valid/ready 스트림 구조 관련 질문이 있습니다!

1

93

2

IDLE state의 시점관련

1

65

2

skid buffer의 handshake 방향이 반대로 되어 있는 이유

1

110

3

[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?

1

72

2

system verilog 사용이유.

1

133

2

AXI_VIP 사용 시 glitch 발생

1

96

1

왜 배속이 안되요?

1

115

2

다이어그램 이해

1

74

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

76

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

91

3

[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다

1

115

2

[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유

1

130

1

예외처리 관련 질문

1

79

2

AXI의 ID의 역할은?

1

191

2

28장 강의 AXI 이론편관련질문

0

113

1

37장 Data bit width 질문

1

60

2