RAM ip를 이용하여 FIFO 기능을 구현할 수도 있나요?
327
작성한 질문수 1
안녕하세요, IP에서 Block RAM 강의 부분 듣고 있는데 질문이 있어서 글 올립니다.
FIFO를 구현해보고 싶은데 아무래도 강의에 나와있는 부분은 RAM이다 보니 배운 부분을 응용하는게 어떨까 생각했습니다.
FIFO IP가 따로 있는 것은 알고 있지만, RAM IP를 이용하여 FIFO처럼 기능 구현을 할 수 있나요??
Single Dual Port RAM를 쓰면 FIFO처럼 구현할 수 있을 것 같은데 맞는지 궁금합니다.
답변 부탁 드립니다. 감사합니다.
답변 1
0
구현 가능합니다. 어차피 fifi ip도 메모리를 이용하여 구현합니다. Write, read 클락이 동일하면 쉽고, 다르면 여러가지 추가적으로 구현해 주어야 힙니다. 직접 구현하고 sim 해보면 많은 도움이 됩니다. 감사합니다~!!
[HDL 32장-2부] 참고 링크 관련
1
35
2
강의 만료일 연장 신청
0
32
2
기초예제 파일 불러오기 문의
0
25
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
30
2
Verilog 코딩 스타일
0
119
2
xilinx 권고와 차이
0
248
2
강의자료
0
115
1
open hardware manager에서 보드 인식 못하는 문제
0
343
2
ifelse, 삼항연산자에 대해서 질문 있습니다.
0
425
1
SPI MASTER 질문
0
248
1
SPI master testbench 질문
0
327
1
자사 개발보드 관련
0
357
2
안녕하세요. IP Packaging 관련 질문 있습니다.
0
317
1
안녕하세요. verilog 활용 관련 문의드립니다.
0
342
1
안녕하세요 fpga_intro_v16 192p에 질문있습니다!
0
335
1
안녕하세요 SLVAE 컨트롤러에 대한 질문이 있습니다
0
371
1
안녕하세요 I2C Register 모듈에 대해서 질문이있습니다.
0
416
1
SPI에서 Master 내의 miso 값 update 과정에서 질문있습니다.
1
878
1
안녕하세요 i2c master 부분에 관련하여 질문있습니다.
0
612
1
SPI Master 부분 질문입니다.
1
612
3
I2C Master 모듈관련 질문입니다.
0
1182
1
memory configuration
0
841
1
UART, SPI구현
0
657
1
SPI와 I2C의 차이
2
1981
1