inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

[AI HW Lab3] CNN Verilog HDL Practice 4 (FPGA)

[lab3] Package IP warning

323

boriring0_0

작성한 질문수 2

1

IP Package를 하니까 아래의 사진과 같은 warning이 발생하였습니다. 프로젝트를 진행하는 것에 문제가 있을까요?

 

ip package.png

 

 

verilog-hdl fpga 임베디드 cnn

답변 1

0

설계독학맛비

안녕하세요 🙂

해당 IP 에 freq 가 얼마가 들어올지 정해주는 과정 같은데요.

문제될 부분은 없다고 생각됩니다.

IP 를 엮으면서 Clock Freq 를 입력해주는 과정이 있어요.

즐공하세요 🙂

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

106

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

93

2

spartan7 fgga484보드

1

78

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

75

2

HW 언어 for loop 해석

1

57

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

105

2

Fpga에 ai 가속기를 사용하는 이유

2

423

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

282

3

zynq z7 10 parameter 크기

1

208

2

ip 패키징 질문

1

287

1

Image 인식 가속 모델을 설계하려면

1

308

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

368

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

292

2

cnn_kernel.v 코드질문입니다.

1

198

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

256

2

zybo z7 케이블 관련 질문

1

363

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

261

1

Linux 및 외장 하드 사용에 관한 질문

1

270

2