inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

CDC

304

모동숲야곱

작성한 질문수 12

1

안녕하세요 맛비님!

설계에 있어서 CDC문제나 metastable문제를 해결하는 것이 중요하다고 알고 있습니다.

  1. 혹시 이 문제가 디버깅이 오래 걸리는 문제를 초래하기도 하나요? 디버깅 시간과 어떤 연관이 있는지 궁금합니다.

  2. 디지털 설계에서 신뢰성을 높이기 위해 할 수 있는 방법은 어떤 것이 있을지 궁금합니다!

  3. 칩설계를 하는 데 있어서, PPA가 중요하다고 알고 있는데 개발하는 제품, 도메인이 어떤 것이든 똑같이 적용되는 것일까요? 예를 들어 드론이나 무기에 들어가는 칩을 만들어도 PPA가 중요한지 궁금합니다.

사실, 질문이 다소 추상적인데... 제가 다니는 학교에 디지털 회로설계를 하시는 교수님이 없어서 맛비님 강의를 듣다가 찾아오게 되었습니다.. ㅠㅠ 답변 주시면 정말 감사하겠습니다.

늘 좋은 강의 감사합니다.

verilog-hdl fpga 임베디드 amba

답변 1

0

설계독학맛비

안녕하세요 🙂

네 알고계신대로 CDC 문제는 굉장히 중요합니다.

  1. 혹시 이 문제가 디버깅이 오래 걸리는 문제를 초래하기도 하나요? 디버깅 시간과 어떤 연관이 있는지 궁금합니다.
    서로 다른 Clock 을 인가하기 때문에, Async 가 발생하여 상대적으로 (single sync clock 대비) 긴 simulation running time 이 예상됩니다. 그리고 아무래도 debugging 난이도 또한 상대적으로 어렵겠죠.
    그래서 디버깅이 오래걸려요. (상대적으로)

  2. 디지털 설계에서 신뢰성을 높이기 위해 할 수 있는 방법은 어떤 것이 있을지 궁금합니다!
    검증을 위한 로직을 추가한다던가,(BIST built in self test) simulation 단에 정말 다양한 test vector 를 돌려서 coverage 100% 를 만족한다던가.. 결론은 검증을 잘해야합니다. (검증팀이 별도로 존재하는 이유)

  3. 칩설계를 하는 데 있어서, PPA가 중요하다고 알고 있는데 개발하는 제품, 도메인이 어떤 것이든 똑같이 적용되는 것일까요? 예를 들어 드론이나 무기에 들어가는 칩을 만들어도 PPA가 중요한지 궁금합니다.
    PPA 전부 다 최고면 좋겠는데, 세상에 모든것을 만족하는 것은 없더라고요. 진리이고요. Trade off 를 잘따져야 할 것 같습니다. 그래도 무엇하나 포기해야한다면, 예를들어 드론은 아무래도 소형이니 베터리가 한정적이라 Power 가 중요할 것 같아요. 이런 관점에서 PPA 를 접근하면 답이 되실 것 같아요.

즐공하세요 :)

1

모동숲야곱

와 답변 너무 감사합니다...! 큰절받으세요 맛비님...

[HDL 32장-2부] 참고 링크 관련

1

38

2

[HDL 22장] F/F CE 관련 질문

1

47

2

13강에 언급된 강의 내용 질문

1

62

2

22장 vaild/ready

1

99

1

output, reg 선언

1

82

3

gvim

1

65

1

fifo의 stall과 퍼포먼스 드랍

1

60

2

Design Valid I/F

1

75

2

valid/ready 스트림 구조 관련 질문이 있습니다!

1

93

2

IDLE state의 시점관련

1

65

2

skid buffer의 handshake 방향이 반대로 되어 있는 이유

1

110

3

[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?

1

72

2

system verilog 사용이유.

1

133

2

AXI_VIP 사용 시 glitch 발생

1

96

1

왜 배속이 안되요?

1

115

2

다이어그램 이해

1

74

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

76

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

91

3

[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다

1

115

2

[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유

1

130

1

예외처리 관련 질문

1

79

2

AXI의 ID의 역할은?

1

191

2

28장 강의 AXI 이론편관련질문

0

113

1

37장 Data bit width 질문

1

60

2