inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

FPGA 보드 관련문의

485

yjs3276

작성한 질문수 2

1

AI CNN 하드웨어 가속기 FPGA 관련 문의드립니다.

강의에서 사용하는 보드 말고, ZedBoard를 사용하여 실습하고 있습니다.

ZedBoard는 JTAG 핀 꼽는 곳이 따로 있는데 JTAG USB Blaster 구매하여 usb로 연결해주어야 할까요?

micro usb 사용하면 장치 인식을 못하고, 아래와 같은 메세지가 뜹니다.

이렇게 JTAG 핀을 꼽는 부분이 따로 있습니다.위와 같이 JTAG에 핀 연결해서 구성해야할까요?

레퍼런스 찾아보아도 간략하게만 설명되어 있어서, 문의드립니다. 답변 부탁드립니다. 감사합니다.

verilog-hdl fpga 임베디드 cnn

답변 1

0

설계독학맛비

안녕하세요 :)

Zed 는 저도 사용해보지 않아서 잘 모르겠어요.

제 생각에는 micro usb 가 동작할 것 같은데요.

jtag 점퍼 라던가 아니면 사용하시는 usb cable 이 충전용이 아닌 데이터 전송용인지 확인해보시겠어요?

1

yjs3276

안녕하세요.

 

zed보드 연결 문제는 해결했는데, uart로 통신 시 serial terminal창에서 print로 코딩한 값들이 깨져서 출력되는 문제가 발생했는데, 혹시 어떤 것 때문인지 도움 받을 수 있을까요?

 

감사합니다.

0

설계독학맛비

안녕하세요 :)

baud rate 설정이 문제일 수 있을 것 같아요.

115000 으로 설정하셔을까요?

 

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

106

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

93

2

spartan7 fgga484보드

1

78

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

75

2

HW 언어 for loop 해석

1

57

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

105

2

Fpga에 ai 가속기를 사용하는 이유

2

423

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

282

3

zynq z7 10 parameter 크기

1

208

2

ip 패키징 질문

1

287

1

Image 인식 가속 모델을 설계하려면

1

308

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

368

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

292

2

cnn_kernel.v 코드질문입니다.

1

198

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

256

2

zybo z7 케이블 관련 질문

1

363

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

261

1

Linux 및 외장 하드 사용에 관한 질문

1

270

2