Xây dựng NPU MNIST với FPGA — Từ RTL đến kiểm chứng Bit-True

Cơ bản / FPGA, verilog, cpu-architecture, system-verilog, hardware

Đây là khóa học thực hành miễn phí, hướng dẫn trực tiếp triển khai cấu trúc tính toán song song cốt lõi của chip bán dẫn AI — Systolic Array — bằng Verilog và kiểm chứng qua mô phỏng Vivado. Thông qua ví dụ về cấu trúc Output-Stationary 3×3, bạn sẽ học từng bước từ thiết kế Processing Element, Input Skewing, phân tích Wavefront đến kiểm chứng bằng Testbench, qua đó hoàn toàn nắm vững nguyên lý tính toán cơ bản của NPU AI mà không cần bo mạch FPGA.

Cơ bản

FPGA, verilog, cpu-architecture

Bộ tính toán cốt lõi của AI NPU được triển khai bằng Verilog | Thực hành mảng Systolic 3×3

EdgeChipLab

Cơ bản / FPGA, verilog, cpu-architecture, system-verilog, hardware

Nhập môn thiết kế FSM | Từ sơ đồ trạng thái đến triển khai 3-process bằng Verilog-HDL

EdgeChipLab

Nhập môn / verilog, diagram, digital-logic, context-switching, rtl

Đây là khóa học miễn phí giúp bạn học một cách có hệ thống về thiết kế FSM (Finite State Machine) — nền tảng của các mạch điều khiển bán dẫn số — từ những kiến thức cơ bản. Thông qua ví dụ Pattern Detector, bạn sẽ từng bước nắm vững quy trình thiết kế thực tế, bao gồm so sánh cấu trúc Moore và Mealy, xây dựng State Diagram, suy ra Truth Table và lập trình Verilog-HDL theo phương pháp 3-Process Coding. Khóa học giúp bạn xây dựng nền tảng lý thuyết thiết yếu về thiết kế phần cứng số như FPGA, CPU RISC-V và NPU AI.

Nhập môn

verilog, diagram, digital-logic

Nhập môn thiết kế FSM | Từ sơ đồ trạng thái đến triển khai 3-process bằng Verilog-HDL

EdgeChipLab

Nhập môn / verilog, diagram, digital-logic, context-switching, rtl

Nhập môn Verilog-HDL cho thiết kế bán dẫn kỹ thuật số

EdgeChipLab

Nhập môn / FPGA, verilog, hardware, circuit

Học một cách có hệ thống từ những kiến thức cơ bản về mạch logic số đến cú pháp Verilog-HDL, thiết kế mạch logic tổ hợp và logic tuần tự, cũng như kiểm chứng thông qua mô phỏng. Giảng viên có 30 năm kinh nghiệm tại bộ phận bán dẫn của Samsung Electronics sẽ dựa trên kinh nghiệm thực tế để giúp bạn hiểu rõ mối quan hệ giữa mã HDL và hoạt động của phần cứng thực tế, đồng thời rèn luyện khả năng viết mã RTL có thể tổng hợp.

Nhập môn

FPGA, verilog, hardware

Nhập môn Verilog-HDL cho thiết kế bán dẫn kỹ thuật số

EdgeChipLab

Nhập môn / FPGA, verilog, hardware, circuit

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Khóa học này miễn phí, hướng dẫn bạn tự thiết lập từ đầu môi trường phát triển AMD Vivado và Python cần thiết cho thực hành thiết kế FPGA và NPU.

Nhập môn

Python, FPGA, jupyter-notebook

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Nhập môn bán dẫn AI gói gọn trong một tệp Excel mà không cần công cụ EDA

EdgeChipLab

1.993.591 ₫

Nhập môn / AI, Excel, Computer Architecture, GPU, Machine Learning(ML), Self Improvement, Tech Interview

Bạn đã từng bỏ cuộc khi học Verilog và các công cụ EDA? Một giáo sư khoa bán dẫn, người trực tiếp thiết kế NPU, sẽ hướng dẫn bạn cách hiểu từ CPU đến NPU thông qua việc tính toán với 9 tệp Excel.

Nhập môn

AI, Excel, Computer Architecture

Nhập môn bán dẫn AI gói gọn trong một tệp Excel mà không cần công cụ EDA

EdgeChipLab

1.993.591 ₫

Nhập môn / AI, Excel, Computer Architecture, GPU, Machine Learning(ML), Self Improvement, Tech Interview

Thực hành Python học máy để triển khai trên FPGA

EdgeChipLab

Trung cấp trở lên / Python, Machine Learning(ML), Artificial Neural Network, Numpy, Scikit-Learn, FPGA, AI

Khi học máy học, bạn học cách nâng cao độ chính xác. Nhưng ngay khoảnh khắc muốn đưa mô hình đó lên một con chip thực tế, vẫn còn những câu hỏi mà không ai nói cho bạn biết. Mô hình này thực hiện bao nhiêu phép nhân? Nó cần ghi nhớ bao nhiêu và những gì? Thông số của con chip đang nhắm tới có đáp ứng được các yêu cầu đó không? Giáo trình máy học nói về độ chính xác, còn giáo trình bán dẫn nói về mạch điện, nhưng tài liệu kết nối hai lĩnh vực này lại rất hiếm. Khi triển khai CPU RISC-V và NPU trên FPGA, tôi đã nhiều lần đối mặt với khoảng cách đó. Đó là tình huống mô hình có độ chính xác cao nhất lại không thể chạy trên bo mạch. Trong khóa học này, bạn sẽ trực tiếp xây dựng sáu thuật toán bằng Python, đồng thời đo số phép nhân, phép so sánh, bộ nhớ và độ chính xác ở mỗi bước. Sau đó, các giá trị này được quy đổi thành tài nguyên trên một bo mạch FPGA thực tế. Chỉ nói “bao nhiêu phép nhân” thì không đủ để hình dung quy mô, nhưng nếu nói “chiếm bao nhiêu phần trăm tài nguyên của bo mạch” thì bạn có thể đưa ra quyết định. Sau khi hoàn thành chín Lab và đưa sáu mô hình vào cùng một bảng, bạn sẽ thấy một bức tranh khác với dự đoán. Chúng ta đã dành chín bài để đếm số phép nhân, nhưng thứ thực sự trở thành nút thắt lại không phải là phép nhân. Sau đó, chúng ta sẽ hạ độ chính xác xuống dạng số nguyên, quản lý số chữ số và xây dựng cả tiêu chí để đánh giá mạch. Bạn không cần có bo mạch FPGA. Khóa học được thực hiện hoàn toàn bằng Python, còn bo mạch chỉ được sử dụng làm 기준 để quy đổi các giá trị đo được.

Trung cấp trở lên

Python, Machine Learning(ML), Artificial Neural Network

Thực hành Python học máy để triển khai trên FPGA

EdgeChipLab

Trung cấp trở lên / Python, Machine Learning(ML), Artificial Neural Network, Numpy, Scikit-Learn, FPGA, AI

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Nếu muốn tự mình thiết kế các chất bán dẫn AI như NPU, bộ tăng tốc Transformer hay mini LLM, bạn cần nắm được bằng lý thuyết tại sao các phép tính bên trong chúng lại diễn ra. Khóa học này cô đọng trong ba phần những tinh túy lý thuyết thiết yếu cho thiết kế phần cứng, từ một nơ-ron đơn lẻ đến CNN, Transformer và LLM. Không phải là học thuộc công thức, mà là dùng trực giác để hiểu “tại sao lại như vậy”; một giáo sư đương nhiệm với 30 năm kinh nghiệm trong ngành bán dẫn sẽ kết nối lý thuyết phần mềm với việc triển khai phần cứng thành một thể thống nhất.

Nhập môn

Deep Learning(DL), Machine Learning(ML), CNN

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Thiết kế bus AMBA AXI4 và triển khai trên FPGA — từ RTL đến tích hợp hệ thống

EdgeChipLab

1.407.240 ₫

Ưu đãi đặt sớm

29%

996.795 ₫

Trung cấp trở lên / FPGA, verilog, soc, amba, rtl

Học từng bước từ các nguyên lý cơ bản của giao thức AMBA AXI4, thiết kế Verilog RTL, kiểm chứng mô phỏng bằng Vivado đến triển khai trên FPGA. Thông qua truyền đọc/ghi đơn, truyền Burst, phân xử đa master và giải mã địa chỉ, hoàn thiện interconnect 2-Master × 2-Slave. Ngoài ra, phát triển năng lực nền tảng phần cứng để thiết kế SoC kết nối CPU RISC-V với bộ nhớ, DMA và các thiết bị ngoại vi, cũng như port FreeRTOS.

Trung cấp trở lên

FPGA, verilog, soc

Thiết kế bus AMBA AXI4 và triển khai trên FPGA — từ RTL đến tích hợp hệ thống

EdgeChipLab

1.407.240 ₫

Ưu đãi đặt sớm

29%

996.795 ₫

Trung cấp trở lên / FPGA, verilog, soc, amba, rtl

Tất tần tật về vị trí kỹ sư bán dẫn: Định hướng nghề nghiệp của tôi qua phân tích tuyển dụng tại các công ty toàn cầu

EdgeChipLab

615.668 ₫

Ưu đãi đặt sớm

28%

439.763 ₫

Nhập môn / Portfolio, asic, leader, career, job-analysis

Học về hệ thống 7 lĩnh vực kỹ thuật và 35 vị trí kỹ thuật được xây dựng thông qua việc phân tích tài liệu tuyển dụng của 19 công ty bán dẫn toàn cầu bởi chuyên gia có 30 năm kinh nghiệm tại Bộ phận DS của Samsung Electronics. Tìm hiểu công việc thực tế và năng lực cần thiết của từng vị trí, từ thiết kế, quy trình, linh kiện, đóng gói đến phân tích dữ liệu; khám phá các lĩnh vực mà mỗi chuyên ngành có thể theo đuổi và xây dựng chiến lược chuẩn bị xin việc. ※Hướng dẫn về ngôn ngữ giảng dạy: Slide bài giảng bằng tiếng Anh, phần thuyết minh bài giảng bằng tiếng Hàn. Đây là hình thức được thiết kế nhằm truyền đạt chính xác các thuật ngữ kỹ thuật và cách diễn đạt về vị trí công việc được sử dụng trong JD của các công ty bán dẫn toàn cầu.

Nhập môn

Portfolio, asic, leader

Tất tần tật về vị trí kỹ sư bán dẫn: Định hướng nghề nghiệp của tôi qua phân tích tuyển dụng tại các công ty toàn cầu

EdgeChipLab

615.668 ₫

Ưu đãi đặt sớm

28%

439.763 ₫

Nhập môn / Portfolio, asic, leader, career, job-analysis

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Khi học về CPU và RISC-V, bạn có thể hiểu được chức năng của các lệnh nhưng lại gặp khó khăn ở những câu hỏi như: “Các lệnh này được thực thi như thế nào trên phần cứng thực tế?” và “Làm thế nào để xác nhận CPU do chính mình thiết kế thực sự hoạt động đúng?”. Nhiều tài liệu trên thị trường chỉ dừng ở việc giải thích ISA hoặc các ví dụ CPU đơn giản; trong nhiều trường hợp, người học cũng chỉ sử dụng các IP hoàn thiện. Vì vậy, không dễ để trải nghiệm toàn bộ quá trình tự thiết kế, xác minh CPU và chạy chương trình trên FPGA thực tế. Tôi đã có nhiều năm kinh nghiệm nghiên cứu, phát triển và kinh doanh trong lĩnh vực bán dẫn hệ thống, đồng thời hiện đang giảng dạy về thiết kế bán dẫn và FPGA tại trường đại học. Qua đó, tôi nhận thấy rõ khoảng cách trong quá trình học tập này. Vì vậy, khóa học được xây dựng không theo phương pháp cung cấp một CPU hoàn thiện rồi chỉ kiểm tra hoạt động, mà bắt đầu từ câu hỏi “Cần có những phần cứng nào để thực thi các lệnh RV32I?”, từ đó trực tiếp thiết kế cấu trúc CPU theo phương pháp White Box. Trong Volume 3, dựa trên TinyRV32I của Volume 2, chúng ta mở rộng thành CPU 32-bit Full-Version sử dụng 40 lệnh RV32I. Data path, Decoder, Branch·Jump và Byte/Halfword Memory Access được mở rộng; đồng thời triển khai Forwarding và Load-Use Interlock để Pipeline 5 tầng có thể tự xử lý các phụ thuộc dữ liệu. Tiếp đó, bằng cách tích hợp CSR, Exception, Interrupt, Trap và MRET, chúng ta hoàn thiện một CPU có khả năng xử lý không chỉ việc thực thi chương trình thông thường mà cả các ngoại lệ và sự kiện bên ngoài. Quá trình thiết kế không kết thúc ở RTL Simulation. Chúng ta sẽ thực thi chương trình thực tế trên CPU, so sánh kết quả với Spike Reference Model, đồng thời học về mục đích cũng như quy trình thực hiện và đánh giá của RISC-V Architecture Compatibility Test thông qua các trường hợp xác minh thực tế. Cuối cùng, CPU đã được xác minh sẽ được triển khai trên FPGA Arty S7-25, nhận đầu vào từ Switch và Button, thực thi chương trình và kiểm tra kết quả được xuất ra LED. Vấn đề mà khóa học này hướng tới không đơn giản chỉ là biết thêm nhiều lệnh RISC-V. Mục tiêu là kết nối các bước từ lệnh → kiến trúc CPU → Verilog RTL → điều khiển Pipeline → thực thi chương trình → xác minh dựa trên tiêu chuẩn → hoạt động thực tế trên FPGA thành một quy trình thống nhất, giúp học viên hiểu một cách căn bản cấu trúc bên trong CPU và hình thành năng lực kỹ thuật để tự thiết kế, xác minh CPU.

Trung cấp trở lên

FPGA, verilog, riscv

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Bắt đầu từ nguyên lý hoạt động của các lệnh RISC-V, đây là khóa học thực hành thiết kế CPU 32-bit với cấu trúc pipeline 5 tầng, hoàn thiện từ việc triển khai Verilog RTL, kiểm chứng bằng mô phỏng cho đến chạy thực tế trên FPGA. Trong số 40 lệnh của RV32I, khóa học lựa chọn 14 lệnh cần thiết để tìm hiểu cấu trúc cốt lõi của CPU và từng bước xây dựng TinyRV32I. Bạn sẽ trực tiếp thiết kế và kiểm chứng các cấu trúc cốt lõi tạo nên một CPU thực tế, bao gồm datapath, thanh ghi pipeline, ALU và mạch điều khiển, Branch, Hazard, Stall·Flush, Memory-Mapped I/O, v.v. Khóa học cung cấp Verilog RTL, Testbench, chương trình Assembly, Memory Image và tệp ràng buộc FPGA được sử dụng trong bài giảng. Cuối cùng, bạn sẽ chạy chương trình thực tế trên FPGA Arty S7-25 bằng chính CPU do mình thiết kế. Khóa học không kết thúc tại đây. Sau khi hoàn thiện cấu trúc cốt lõi của CPU thông qua TinyRV32I, bạn sẽ tiếp tục với lộ trình thiết kế CPU theo từng giai đoạn, mở rộng thành Full RV32I CPU hỗ trợ toàn bộ 40 lệnh RV32I trong các khóa học tiếp theo.

Trung cấp trở lên

Architecture, FPGA, verilog

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Khi quyết định tự xây dựng một CPU, phần lớn mọi người thường bắt đầu bằng việc tìm sơ đồ mạch. Nhưng ngay khi mở bản vẽ ra, những câu hỏi không thể trả lời xuất hiện. Tại sao khối này phải nằm ở đây? Tại sao cổng đọc thanh ghi lại có hai cái? Tất cả câu trả lời đều nằm trong tập lệnh. Khi biết tập lệnh yêu cầu điều gì, ta sẽ xác định được cần những mạch nào. Làm theo thứ tự ngược lại thì không được. Đã có khá nhiều khóa học về RISC-V. Nhưng phần lớn chỉ hiển thị một giá trị trên slide, nói “nó hoạt động như thế này” rồi chuyển sang phần tiếp theo. Người học không có cách nào kiểm chứng giá trị đó có đúng hay không. Khóa học này đi kèm một trình mô phỏng thực thi lệnh bằng Python. Khi nhập run ADD, mã máy sẽ được lắp ráp ngay tại chỗ, 32 bit sẽ được phân tách theo từng trường, và sự thay đổi của các thanh ghi sẽ hiển thị trên màn hình. Mọi con số trong giáo trình đều là kết quả chạy từ công cụ này và sẽ được tái hiện y hệt trên màn hình của bạn. Trình gỡ lỗi thương mại cần giấy phép, còn trình mô phỏng thì vướng ở khâu cài đặt. Công cụ này chỉ cần có Python là đủ. Không cần bo mạch, giấy phép hay cài đặt. Đây là quá trình trực tiếp thực thi toàn bộ 40 lệnh RV32I, không bỏ sót một lệnh nào, để tự mình khám phá xem mạch cần phải làm gì.

Cơ bản

riscv, cpu-architecture, instruction-set-architecture

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Đây là khóa học dành cho những ai đã học cú pháp Verilog nhưng vẫn còn lúng túng với câu hỏi "Vậy thì nên tạo ra cái gì?". Chỉ với một bo mạch FPGA, bạn sẽ trực tiếp thiết kế bốn loại phần cứng: đồng hồ kỹ thuật số, cảm biến khoảng cách siêu âm, màn hình OLED và cả hình ảnh camera thời gian thực. Độ khó sẽ tăng dần từ đầu ra đến đầu vào·điều khiển, hiển thị và hình ảnh, giúp bạn nắm vững thiết kế kỹ thuật số thông qua việc tạo ra các sản phẩm thực tế có thể nhìn thấy được. Một giáo sư đương nhiệm với 30 năm kinh nghiệm trong ngành bán dẫn sẽ trực tiếp giảng dạy những nội dung đã được kiểm chứng trên FPGA thực tế.

Cơ bản

FPGA, Verilog HDL, vivado

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Nhiều người đã học về FPGA và Verilog nhưng lại gặp khó khăn ở câu hỏi "Vậy làm thế nào để trực tiếp tạo ra một bộ tăng tốc AI?". Khóa học này sẽ giải đáp thắc mắc đó. Chỉ với một tấm FPGA phổ thông và các công cụ miễn phí, bạn sẽ bắt đầu từ việc tự tay thiết kế kernel 3×3, trực tiếp huấn luyện CNN, lượng tử hóa các trọng số đã học sang INT8 để đưa vào phần cứng, và cuối cùng là kiểm chứng xem nó có khớp hoàn toàn (Bit-True) với mô hình Python đến từng bit hay không. Với 30 năm kinh nghiệm trong ngành bán dẫn và tư cách là giáo sư đương nhiệm, tôi chỉ dạy những nội dung đã được kiểm chứng trên FPGA thực tế dưới dạng các 'mạch điện hoạt động được'. Thay vì lý thuyết suông, bạn sẽ có được trải nghiệm tự tay thiết kế và chứng minh, từ đó trang bị năng lực thực chiến đáp ứng yêu cầu trong lĩnh vực thiết kế Fabless và chip bán dẫn AI.

Trung cấp trở lên

FPGA, Verilog HDL, vivado

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Trung cấp trở lên

FPGA, Verilog HDL, vivado

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Cơ bản

FPGA, Verilog HDL, vivado

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Phát hiện tư thế chơi gôn đã học được bằng cách làm theo, Phát hiện sự kiện bằng Tư thế con người

vvs

1.348.605 ₫

Cơ bản / pose-detection, pose-estimation, Computer Vision(CV), Deep Learning(DL)

Thông qua khóa học này, học viên sẽ có thể nhận biết lĩnh vực Hiểu video về thị giác máy tính của trí tuệ nhân tạo và đào tạo, đánh giá và kiểm tra các mô hình trong lĩnh vực Phát hiện sự kiện. Và bằng cách cải thiện cấu trúc mạng hiện có, bạn có thể cải thiện hiệu suất của mô hình và tận hưởng 'nghiên cứu trí tuệ nhân tạo';

Cơ bản

pose-detection, pose-estimation, Computer Vision(CV)

Phát hiện tư thế chơi gôn đã học được bằng cách làm theo, Phát hiện sự kiện bằng Tư thế con người

vvs

1.348.605 ₫

Cơ bản / pose-detection, pose-estimation, Computer Vision(CV), Deep Learning(DL)

Từ khái niệm Vision Transformer công nghệ deep learning mới nhất đến triển khai Pytorch

dlbro

Trung cấp trở lên / Vision Transformer, Deep Learning(DL), PyTorch, Computer Vision(CV)

4.7

(100)

1,200+

Khóa học này nói về việc nghiên cứu Vision Transformer, một trong những công nghệ học sâu mới nhất và thực hiện luận án bằng Pytorch. Hãy cùng tôi trải nghiệm tương lai mới của lĩnh vực tầm nhìn!

Trung cấp trở lên

Vision Transformer, Deep Learning(DL), PyTorch

Từ khái niệm Vision Transformer công nghệ deep learning mới nhất đến triển khai Pytorch

dlbro

Trung cấp trở lên / Vision Transformer, Deep Learning(DL), PyTorch, Computer Vision(CV)

4.7

(100)

1,200+

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Nhập môn

Deep Learning(DL), Machine Learning(ML), CNN

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Chương trình FPGA Verilog 6 (Bộ điều phối ddr)

alex

Cơ bản / Verilog HDL, FPGA

5.0

(3)

Bài giảng này thực hiện triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Chương trình FPGA Verilog 6 (Bộ điều phối ddr)

alex

Cơ bản / Verilog HDL, FPGA

5.0

(3)

Deep Learning Odyssey của Shin Kyung-sik - Bộ dữ liệu MNIST

asdfghjkl13551941

293.175 ₫

Cơ bản / Deep Learning(DL), Computer Vision(CV), AI

Chúng tôi sẽ tổng hợp các khái niệm lý thuyết về MNIST, bộ dữ liệu cơ bản nhất trong thị giác máy tính, đồng thời học cách triển khai thông qua API của Torchvision và cách tự xây dựng một custom dataset class.

Cơ bản

Deep Learning(DL), Computer Vision(CV), AI

Deep Learning Odyssey của Shin Kyung-sik - Bộ dữ liệu MNIST

asdfghjkl13551941

293.175 ₫

Cơ bản / Deep Learning(DL), Computer Vision(CV), AI

Thực hiện theo dự án thực tế ước tính Tư thế 2D được thực hiện bằng các bài báo và video YouTube mới nhất.

kongmin

2.491.988 ₫

Cơ bản / pose-estimation, object-detection, Deep Learning(DL), Computer Vision(CV)

5.0

(1)

Không còn phát hiện đối tượng! Thật dễ dàng để tìm hiểu về các xu hướng mới nhất trong ước tính tư thế, các phương pháp mới nhất để ước tính tư thế từ hình ảnh và video cũng như tìm hiểu các kỹ thuật học sâu để tìm hiểu và sử dụng các mô hình ước tính tư thế 2D từ video của riêng bạn.

Cơ bản

pose-estimation, object-detection, Deep Learning(DL)

Thực hiện theo dự án thực tế ước tính Tư thế 2D được thực hiện bằng các bài báo và video YouTube mới nhất.

kongmin

2.491.988 ₫

Cơ bản / pose-estimation, object-detection, Deep Learning(DL), Computer Vision(CV)

5.0

(1)

Bootcamp Deep Learning và PyTorch (Pytorch) cho người mới bắt đầu (Dễ hiểu! Từ cơ bản đến Transformer cốt lõi của ChatGPT) [Phân tích dữ liệu/Khoa học Phần 3]

funcoding

1.817.685 ₫

Cơ bản / Deep Learning(DL), PyTorch, Machine Learning(ML), Artificial Neural Network, Vision Transformer

4.9

(99)

1,700+

Đây là khóa học được thiết kế mới, giúp bạn từng bước nắm vững toán học, lý thuyết, cách triển khai dựa trên PyTorch, học chuyển giao và Transformer cốt lõi của GPT—những kiến thức cần thiết để hiểu về deep learning—dựa trên những trải nghiệm thất bại của giảng viên khi lần đầu học deep learning.

Cơ bản

Deep Learning(DL), PyTorch, Machine Learning(ML)

Bootcamp Deep Learning và PyTorch (Pytorch) cho người mới bắt đầu (Dễ hiểu! Từ cơ bản đến Transformer cốt lõi của ChatGPT) [Phân tích dữ liệu/Khoa học Phần 3]

funcoding

1.817.685 ₫

Cơ bản / Deep Learning(DL), PyTorch, Machine Learning(ML), Artificial Neural Network, Vision Transformer

4.9

(99)

1,700+

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Cơ bản / Verilog HDL, FPGA

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Cơ bản / Verilog HDL, FPGA

Tạo OCR thực sự hiệu quả trong thực tế như thế này.

nexthumans

2.257.448 ₫

Cơ bản / Python, AI, openai, openAI API, Computer Vision(CV)

4.7

(6)

Công nghệ OCR thực sự dùng trong thực tế, nếu muốn học đúng cách thì chỉ cần một khóa học này là đủ! Đạt mục tiêu chính xác trên 98% ngay cả với tài liệu phi cấu trúc và bố cục phức tạp, dựa trên các mô hình SOTA mới nhất cùng kinh nghiệm thực chiến, chúng tôi sẽ cùng bạn xây dựng dự án OCR cấp doanh nghiệp.

Cơ bản

Python, AI, openai

Tạo OCR thực sự hiệu quả trong thực tế như thế này.

nexthumans

2.257.448 ₫

Cơ bản / Python, AI, openai, openAI API, Computer Vision(CV)

4.7

(6)

[TensorFlow 2] Hoàn thành cuộc chinh phục Python machine learning - Dự án dự đoán kỷ lục Marathon

nomad

Trung cấp trở lên / Tensorflow, Machine Learning(ML), Keras, Computer Vision(CV)

4.1

(25)

300+

Đây là khóa học dự án máy học toàn diện, nơi bạn học nhiều dự án hồi quy và phân loại máy học hữu ích khác nhau cùng với lý thuyết sử dụng Python và TensorFlow 2 dựa trên dữ liệu lớn của Boston Marathon.

Trung cấp trở lên

Tensorflow, Machine Learning(ML), Keras

[TensorFlow 2] Hoàn thành cuộc chinh phục Python machine learning - Dự án dự đoán kỷ lục Marathon

nomad

Trung cấp trở lên / Tensorflow, Machine Learning(ML), Keras, Computer Vision(CV)

4.1

(25)

300+

OpenCV + WebApp (Tạo ứng dụng web nhận diện mắt bằng khuôn mặt)

Jeonghyun Kim

Cơ bản / Django, Web Application, OpenCV, Computer Vision(CV)

4.3

(12)

100+

Khi bạn tải hình ảnh lên, Opencv sẽ xử lý hình ảnh đó để tạo một ứng dụng web phát hiện khuôn mặt.

Cơ bản

Django, Web Application, OpenCV

OpenCV + WebApp (Tạo ứng dụng web nhận diện mắt bằng khuôn mặt)

Jeonghyun Kim

Cơ bản / Django, Web Application, OpenCV, Computer Vision(CV)

4.3

(12)

100+

Vị trí triển khai ASIC cho Foundry & Fabless: Từ RTL đến GDSII

kcmin000016345

Cơ bản / synthesis, asic, FPGA, rtl

Khuyến nghị bạn học trực tuyến về FLOW tổng thể của ASIC, đồng thời tham gia các khóa đào tạo trực tiếp do Học viện Bán dẫn Hàn Quốc và các đơn vị khác tổ chức để thực hiện toàn bộ dự án và xây dựng portfolio.

Cơ bản

synthesis, asic, FPGA

Vị trí triển khai ASIC cho Foundry & Fabless: Từ RTL đến GDSII

kcmin000016345

Cơ bản / synthesis, asic, FPGA, rtl

Đại số tuyến tính cho AI

codingmax

Cơ bản / Machine Learning(ML), Deep Learning(DL), Artificial Neural Network, Linear Algebra, AI

5.0

(1)

Update

Bạn muốn học AI nhưng lần nào cũng bị khựng lại trước các công thức đại số tuyến tính? Thay vì bắt bạn học thuộc lòng các công thức, khóa học này sẽ giúp bạn tận mắt chứng kiến các vectơ và ma trận thực sự chuyển động như thế nào trong không gian. Sau khi hoàn thành khóa học, bạn có thể tự mình đọc hiểu toán học đằng sau mạng thần kinh, PCA và SVD.

Cơ bản

Machine Learning(ML), Deep Learning(DL), Artificial Neural Network

Đại số tuyến tính cho AI

codingmax

Cơ bản / Machine Learning(ML), Deep Learning(DL), Artificial Neural Network, Linear Algebra, AI

5.0

(1)

Update

Học lại deep learning với PyTorch – Hiểu nguyên lý và tự triển khai

it learner

2.052.226 ₫

Ưu đãi đặt sớm

20%

1.641.780 ₫

Cơ bản / Deep Learning(DL), deep-neural-network, Tensorflow, NLP, Computer Vision(CV), generative

Khóa học này gồm 47 bài, kéo dài khoảng 39 giờ, hướng dẫn xây dựng deep learning từ đầu với PyTorch. Có rất nhiều khóa học deep learning, nhưng phần lớn được chia thành hai kiểu. Một là chỉ lướt qua cách sử dụng thư viện, khiến người học không hiểu tại sao mã nguồn lại được viết như vậy; hai là bắt đầu ngay từ các công thức, khiến người học bỏ cuộc giữa chừng. Khóa học này chọn một trình tự khác. Trước tiên, bạn sẽ tạo ra kết quả, sau đó đào sâu để tìm hiểu bên trong đã xảy ra những gì. Khóa học bắt đầu với các mô hình được huấn luyện trước. Bạn sẽ chạy thử bài toán phân loại ảnh, thực hành inpainting bằng Stable Diffusion và thậm chí tạo chú thích cho ảnh bằng BLIP. Vì có thể tạo ra sản phẩm ngay từ buổi đầu tiên, bạn sẽ có thêm động lực để học phần lý thuyết về sau. Tiếp theo là nội dung cốt lõi của khóa học. Tensor được tìm hiểu trong suốt bảy bài học. Không chỉ có indexing và broadcasting, khóa học còn đi sâu vào cấu trúc bộ nhớ như storage và stride, quản lý tính liên tục của bộ nhớ, phép tính trên GPU cũng như việc chuyển đổi qua lại với NumPy. Rất hiếm có khóa học tiếng Hàn nào đi sâu về tensor đến mức này. Khi hiểu được phần này, bạn sẽ đọc mọi đoạn mã về sau theo một cách hoàn toàn khác. Sau đó, khóa học đề cập đến việc tiền xử lý để chuyển dữ liệu thực tế thành tensor. Bạn sẽ lần lượt tìm hiểu các loại dữ liệu khác nhau, từ các kênh màu của ảnh, dữ liệu dạng bảng và one-hot encoding, đến chuỗi thời gian và embedding văn bản. Tiếp theo, khóa học chuyển sang nguyên lý huấn luyện: trước hết tự triển khai hàm mất mát và gradient descent bằng vi phân số, rồi kiểm tra cách Autograd tự động hóa những việc đó. Chỉ những ai từng tự mình xây dựng mới thực sự hiểu được sự tiện lợi của auto differentiation. Nửa sau của khóa học tập trung vào cấu trúc mạng nơ-ron. Bạn sẽ xây dựng mạng nơ-ron sâu bằng nn.Module và thực hiện phân loại CIFAR-10, từ đó đối mặt với giới hạn của mạng nơ-ron fully connected và tự nhiên đi đến lý do CNN là cần thiết. Cuối cùng, khóa học chuyển sang sinh văn bản, lần lượt tìm hiểu từ mô hình bigram, embedding, mô hình sinh dựa trên MLP cho đến nguyên lý Query·Key·Value của Attention. Nếu bạn biết sử dụng Python và muốn hiểu deep learning một cách bài bản, sau khi hoàn thành khóa học này, thứ còn lại không chỉ là những đoạn mã ví dụ, mà là khả năng nhìn ra cấu trúc của bất kỳ mô hình nào.

Cơ bản

Deep Learning(DL), deep-neural-network, Tensorflow

Học lại deep learning với PyTorch – Hiểu nguyên lý và tự triển khai

it learner

2.052.226 ₫

Ưu đãi đặt sớm

20%

1.641.780 ₫

Cơ bản / Deep Learning(DL), deep-neural-network, Tensorflow, NLP, Computer Vision(CV), generative

Làm chủ Verilog của 설계독학 Season 2 (Trùm cuối Test Code thực tế: Hoàn thiện tấm vé nhảy việc với các bài toán khó)

semisgdh

Trung cấp trở lên / Verilog HDL, FPGA, system-verilog, rtl

5.0

(1)

Phản hồi thường xuyên

Nếu như Phần 1 là để kiểm tra năng lực và củng cố kiến thức cơ bản, thì Phần 2 là khóa huấn luyện thực chiến cô đọng chỉ dành riêng cho việc 'trúng tuyển và chuyển việc'. Vượt qua những kiến thức ngữ pháp đơn thuần hay cấp độ cổng logic (gate level), bạn sẽ được trực tiếp thiết kế các mô-đun có độ khó cao nhất thường xuất hiện trong các bài kiểm tra lập trình và môi trường làm việc thực tế tại các tập đoàn lớn/công ty nước ngoài (như CDC, FIFO đồng bộ/bất đồng bộ, AMBA APB, SPI, I2C, bộ lọc FIR, v.v.). Bạn có cần một năng lực thiết kế vững chắc để không bị lung lay trước những câu hỏi dồn dập từ người phỏng vấn? Tôi đã gói gọn tất cả bí quyết thực chiến của ETA - người đã chuyển việc thành công từ một trường đại học địa phương sang công ty bán dẫn nước ngoài - cùng những bài toán kiểm tra lập trình khó nhất vào khóa học này. Mùa cuối cùng, hãy hoàn thiện tấm vé thông hành cho việc chuyển việc của bạn.

Trung cấp trở lên

Verilog HDL, FPGA, system-verilog

Làm chủ Verilog của 설계독학 Season 2 (Trùm cuối Test Code thực tế: Hoàn thiện tấm vé nhảy việc với các bài toán khó)

semisgdh

Trung cấp trở lên / Verilog HDL, FPGA, system-verilog, rtl

5.0

(1)

Phản hồi thường xuyên

Lý thuyết cốt lõi và thực hành về mạng nơ-ron

aha30005480

117.270 ₫

Cơ bản / Artificial Neural Network, classification, gradient-descent, dnn

Từ perceptron đến lan truyền ngược, bạn sẽ học một cách có hệ thống các lý thuyết toán học cốt lõi của mạng nơ-ron và trực tiếp triển khai chúng bằng mã R. Bạn sẽ củng cố vững chắc nền tảng của học sâu như hàm kích hoạt, phương pháp hạ gradient, mạng nơ-ron nhiều lớp, đồng thời phát triển khả năng giải quyết các bài toán phân loại bằng cách sử dụng các bộ dữ liệu thực tế.

Cơ bản

Artificial Neural Network, classification, gradient-descent

Lý thuyết cốt lõi và thực hành về mạng nơ-ron

aha30005480

117.270 ₫

Cơ bản / Artificial Neural Network, classification, gradient-descent, dnn

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Cơ bản

riscv, cpu-architecture, instruction-set-architecture

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab