강의

N
챌린지

멘토링

N
클립

로드맵

NEW
Hardware

/

Embedded IoT

Làm chủ Verilog của 설계독학 Season 2 (Trùm cuối Test Code thực tế: Hoàn thiện tấm vé nhảy việc với các bài toán khó)

Nếu như Phần 1 là để kiểm tra năng lực và củng cố kiến thức cơ bản, thì Phần 2 là khóa huấn luyện thực chiến cô đọng chỉ dành riêng cho việc 'trúng tuyển và chuyển việc'. Vượt qua những kiến thức ngữ pháp đơn thuần hay cấp độ cổng logic (gate level), bạn sẽ được trực tiếp thiết kế các mô-đun có độ khó cao nhất thường xuất hiện trong các bài kiểm tra lập trình và môi trường làm việc thực tế tại các tập đoàn lớn/công ty nước ngoài (như CDC, FIFO đồng bộ/bất đồng bộ, AMBA APB, SPI, I2C, bộ lọc FIR, v.v.). Bạn có cần một năng lực thiết kế vững chắc để không bị lung lay trước những câu hỏi dồn dập từ người phỏng vấn? Tôi đã gói gọn tất cả bí quyết thực chiến của ETA - người đã chuyển việc thành công từ một trường đại học địa phương sang công ty bán dẫn nước ngoài - cùng những bài toán kiểm tra lập trình khó nhất vào khóa học này. Mùa cuối cùng, hãy hoàn thiện tấm vé thông hành cho việc chuyển việc của bạn.

6 học viên đang tham gia khóa học này

Độ khó Trung cấp trở lên

Thời gian Không giới hạn

Verilog HDL
Verilog HDL
FPGA
FPGA
system-verilog
system-verilog
rtl
rtl
Verilog HDL
Verilog HDL
FPGA
FPGA
system-verilog
system-verilog
rtl
rtl

Bạn sẽ nhận được điều này sau khi học.

  • Khả năng thiết kế kiến trúc cấp độ khó nhất thường xuất hiện trong các bài kiểm tra lập trình thực tế (FIFO, giao thức AMBA, v.v.)

  • Bí quyết giải quyết và kiểm chứng các vấn đề về timing (CDC, pipeline) có thể áp dụng ngay vào thực tế công việc.

  • Khả năng giải quyết vấn đề chắc chắn, có thể thu hút người phỏng vấn cho vị trí thiết kế mạch tại các tập đoàn lớn hoặc công ty bán dẫn nước ngoài.


Học Verilog thực chiến
bài bản từ kỹ sư thiết kế 11 năm kinh nghiệm

Cánh cửa cuối cùng quyết định việc chuyển việc và trúng tuyển
Đi đến tận cùng của Verilog HDL với các bài tập thực tế cấp độ cao nhất

Lời mở đầu

Trong bài giảng lần này cũng vậy, tôi chỉ tập trung kiên trì vào duy nhất hai điều này.

1) Các câu hỏi thực tế ở mức độ khó nhất tương đương với trình độ phỏng vấn tại các tập đoàn lớn và công ty Fabless toàn cầu

2) Lời giải trực quan và rõ ràng của Eta-nim, giúp bạn hình dung ngay trong đầu cả những kiến trúc phức tạp nhất

Các câu hỏi thực tế từ các kỳ thi trước với độ khó cao nhất dựa trên các cuộc phỏng vấn thực tế

Học hỏi toàn bộ bí quyết của Eta

Bạn đã bao giờ suy nghĩ như thế này chưa?

🤷‍♂️ : "AI đã biết lập trình rồi thì phỏng vấn coding có còn quan trọng không?"

👨‍💻 : "Tôi đã quen với cú pháp Verilog cơ bản và thiết kế mạch đơn giản rồi"


Giờ đây, chỉ với khả năng triển khai đơn thuần, bạn không còn có thể vượt qua ngưỡng cửa của các tập đoàn lớn và các công ty fabless hàng đầu thế giới nữa.

Trong kỷ nguyên AI, năng lực thực sự mà các doanh nghiệp mong muốn chính là 'khả năng tối ưu hóa kiến trúc hệ thống'.

Vì vậy, các buổi phỏng vấn chuyên môn sẽ càng trở nên sâu sát và khốc liệt hơn.

  • CDC (Clock Domain Crossing) : Đảm bảo tính ổn định trong môi trường đa xung nhịp (multi-clock)


  • Pipeline & FIFO bất đồng bộ : Giải quyết nghẽn cổ chai dữ liệu và tối đa hóa thông lượng

  • AMBA(APB) / SPI / I2C : Thiết kế và kiểm chứng giao thức bus hệ thống

Bạn sẽ trở thành người chỉ biết viết code cho nó chạy được thôi sao?

Bạn sẽ trở thành một kỹ sư định nghĩa cấu trúc hệ thống chứ?

Năng lực cấp độ kiến trúc sư giúp bạn đỗ vào các doanh nghiệp hàng đầu, tất cả sẽ được gói gọn trong khóa học này.


Vì vậy, chúng tôi đã chuẩn bị nội dung này.

Verilog Master Season 2 của Seolgye Dokhak's đề cập đến 'độ khó cao nhất trong thực tế' mà không có sự thỏa hiệp.

Kỹ sư thiết kế với 11 năm kinh nghiệm trong nghề đã hiện thực hóa những trăn trở đối mặt hàng ngày tại nơi làm việc và những câu hỏi cốt lõi "chạm đến tận xương tủy" ứng viên trong các buổi phỏng vấn thực tế thành các bài toán kiểm tra kỹ năng lập trình (coding test).

Nếu Season 1 là quá trình xây dựng một khung sườn vững chắc, thì Season 2 là chương trình đào tạo nén thực chiến giúp trang bị những vũ khí mạnh mẽ cho hồ sơ năng lực của bạn.

✅ Đã phản ánh hoàn hảo các xu hướng câu hỏi phỏng vấn và bài kiểm tra năng lực thiết kế mạch cấp độ cao nhất trong và ngoài nước.

✅ Thiết kế các IP cao cấp mang tính thực tiễn vượt xa cấp độ đại học như FIFO đồng bộ/bất đồng bộ, giao thức truyền thông, bộ lọc FIR, v.v.

✅ Không chỉ dừng lại ở việc triển khai mã code, chúng tôi còn truyền đạt bí quyết kiểm chứng hoàn hảo thông qua Waveform và Schematic.

✅ Đảm bảo hiệu quả học tập tối ưu thông qua sự kiểm duyệt và biên tập kỹ lưỡng của 'Matbi' - thành viên đội ngũ Thiết kế Tự học.

Tại sao nên chọn bài giảng của ETA?

ETA, thành viên của nhóm Thiết kế Tự học, là một kỹ sư thiết kế bán dẫn với 12 năm kinh nghiệm, người hiểu rõ hơn ai hết khoảng cách giữa các bài kiểm tra lập trình thực tế và thiết kế trong công việc chuyên môn.

  • Chủ trì 2 dự án sản xuất hàng loạt (mass production) tại công ty fabless vừa và nhỏ, kinh nghiệm qua toàn bộ quy trình thiết kế front-end

  • 3 năm kinh nghiệm thiết kế và gỡ lỗi Verilog tại một trong số ít các doanh nghiệp chuyên về thiết kế IP phần cứng trong nước.

  • Hiện đang làm việc thực tế về thiết kế năm thứ 3 tại doanh nghiệp nước ngoài thuộc Top 5 Fabless toàn cầu

Đây là bài giảng được bảo chứng bởi Top người chia sẻ kiến thức, Thiết kế tự học Matbi.

Xin chào, tôi là Matbi - Tự học thiết kế.

Để truyền tải “thiết kế thực thụ” của ngành bán dẫn và những hiểu biết sâu sắc về sự nghiệp dựa trên kinh nghiệm thực tế, tôi đã cùng các chuyên gia trong ngành thành lập một nhóm chia sẻ kiến thức.

Đây là bài giảng đầu tiên của thành viên trong nhóm, được chính Matbi - người có nhiều năm kinh nghiệm giảng dạy - trực tiếp kiểm duyệt và tinh chỉnh từ cấu trúc, giải thích cho đến mã thực hành, đồng thời tự tay biên tập tất cả video để hoàn thiện thành nội dung giáo dục tối ưu nhất.

Vượt xa việc chuẩn bị cho bài kiểm tra lập trình, đây là quy trình nuôi dưỡng năng lực thực chiến thực thụ

Tiếp tục duy trì quy trình học tập 4 bước mạnh mẽ chỉ có tại Seolgye Dokhak, vốn đã được kiểm chứng qua Verilog Master Season 1 của Seolgye Dokhak's.

Giới thiệu bài toán

Đưa ra các bài toán khó với
những yêu cầu phức tạp ở cấp độ thực tế công việc

Thời gian học viên tự giải bài

Tự mình thiết kế trong giới hạn thời gian với sự căng thẳng giống hệt như thực tế (Hãy tạm dừng video đếm ngược và thử giải quyết nhé)

Giải đáp đáp án mẫu

Giải thích về mã nguồn và kiến trúc được tối ưu hóa dưới góc nhìn của kỹ sư 12 năm kinh nghiệm

Waveform

Xác nhận các vấn đề về timing (như CDC, v.v.) thông qua mô phỏng và trực quan hóa cấu trúc phần cứng

Trong số 4 cấp độ, chính thức công bố cấp độ cuối cùng Level 2 & Level 3!

Khóa học này tập trung vào Level 2 và Level 3 cao nhất trong tổng số 4 cấp độ khó.

🔥 Cấp độ 2: Thực hành giải quyết vấn đề Verilog (Các dạng bài thường gặp trong kiểm tra mã nguồn thực tế)

  • Tăng cường khả năng tư duy thiết kế kiến trúc và kỹ năng phỏng vấn thông qua việc giải quyết các vấn đề phức tạp trong thời gian giới hạn.

  • Chủ đề cốt lõi

    • Pipeline (Đường ống), CDC (Clock Domain Crossing), Điều khiển SRAM đồng bộ, PWM, Nhân/Chia đa chu kỳ (Multi-cycle), Phát hiện cạnh (Edge Detecting) chuyên sâu, v.v.

🚀 Cấp độ 3: Thiết kế Verilog nâng cao (Nâng cao năng lực thiết kế hệ thống thực tế)

  • Triển khai các giao thức truyền thông và IP cao cấp có thể ứng dụng ngay trong thực tế.

  • Chủ đề cốt lõi

    • Bộ sắp xếp và bộ tính toán tích chập, Handshake Master/Slave, Skid Buffer, FIFO đồng bộ/bất đồng bộ, CSR/APB Slave, SPI/I2C Master, tạo tín hiệu VGA, FIR, SerDes, v.v.

Khóa học này được đề xuất cho những đối tượng sau.

1⃣ Những người đang mục tiêu chuyển việc hoặc ứng tuyển vào vị trí thiết kế mạch tại các tập đoàn lớn và doanh nghiệp bán dẫn nước ngoài

2⃣ Những người luôn gặp khó khăn và thất bại trước các câu hỏi khó (như truyền thông, điều khiển bộ nhớ, v.v.) trong các kỳ thi kiểm tra năng lực coding.

3⃣ Những người đã nắm vững kiến thức cơ bản về Verilog nhưng vẫn còn thấy mông lung trong việc thiết kế các kiến trúc thực tế như giao thức AMBA hay FIFO

4⃣ Những người đã hoàn thành khóa học 'Thiết kế tự học Verilog Master Season 1' và muốn bứt phá giới hạn của bản thân

Sau khi hoàn thành khóa học này,

1⃣ Bạn sẽ sở hữu logic thiết kế vững chắc để không phải bối rối trước bất kỳ cuộc phỏng vấn áp lực hay bài kiểm tra mã hóa hóc búa nào.

2⃣ Không chỉ dừng lại ở việc mã hoạt động, bạn sẽ có khả năng thiết kế tối ưu hóa có xem xét đến cấu trúc phần cứng và thời gian (timing).

3⃣ Trở thành một kỹ sư có năng lực thực chiến ngay lập tức, có thể chủ động phân tích và thiết kế IP ngay từ ngày đầu tiên làm việc tại hiện trường.



Cuối cùng,

Đây là phần cuối cùng trong hành trình làm chủ Verilog dài và gian nan.

Vượt qua bức tường mang tên kiểm tra lập trình, tôi sẽ chờ đợi ngày được ngồi lại cùng các bạn với tư cách là những người đồng nghiệp tuyệt vời để thảo luận về công nghệ trong công việc thực tế.


Tôi tin chắc rằng khóa học này, nơi kết tinh tất cả bí quyết của ETA, sẽ trở thành một bước ngoặt mạnh mẽ trong sự nghiệp của các bạn.

Tôi chân thành ủng hộ việc chuyển việc thành công và sự trúng tuyển của các bạn.


Hẹn gặp lại bạn trong công việc thực tế 👋

🎁 Thông tin sự kiện  bổ sung 

Dành tặng mã giảm giá cho các thành viên của cộng đồng Tự học Thiết kế!

Hãy tham gia cộng đồng Tự học Thiết kế và nhận phiếu giảm giá nhé! Link đăng ký (Click)

Khuyến nghị cho
những người này

Khóa học này dành cho ai?

  • Những người đang khao khát chuyển việc hoặc tìm việc làm trong lĩnh vực thiết kế mạch (RTL) tại các tập đoàn lớn trong nước và công ty nước ngoài.

  • Những người đã có kiến thức cơ bản về Verilog nhưng vẫn cảm thấy bối rối khi thiết kế các kiến trúc hoặc giao thức truyền thông phức tạp ở cấp độ thực tế.

  • Những người thường xuyên thất bại trong các kỳ thi lập trình thực tế, hoặc những người muốn đẩy kỹ năng thiết kế của bản thân lên giới hạn thông qua các bài toán khó.

Cần biết trước khi bắt đầu?

  • Tham gia khóa học Verilog Master Season 1 của Thiết kế tự học (hoặc có kiến thức tương đương về cú pháp Verilog và thiết kế RTL)

  • Hiểu biết tổng quan về mạch logic kỹ thuật số và cấu trúc máy tính

Xin chào
Đây là semisgdh

Xác minh Inflearn

4,364

Học viên

381

Đánh giá

1,316

Trả lời

5.0

Xếp hạng

6

Các khóa học

Xin chào. Tôi là Matbi của Thiết kế Tự học.

Hiện tại, tôi đang thiết kế HW IP tại Global Top5 Fabless.

Tôi đang tạo ra "những bài giảng thực hành thiết kế bán dẫn thực thụ", những nội dung chưa từng có và sẽ giúp ích cho công việc thực tế của các bạn.

Lộ trình tự học thiết kế Hãy cùng nâng cao kỹ năng của bạn nhé.

Tôi đang vận hành Cộng đồng Tự học Thiết kế để giao lưu với các bạn.

(Hãy tham gia cộng đồng để nhận thêm phiếu giảm giá 15% nhé.)

Hãy cùng nhau học tập vui vẻ và trưởng thành nhé!

Thêm

Đồng giảng viên

Chương trình giảng dạy

Tất cả

41 bài giảng ∙ (10giờ 38phút)

Tài liệu khóa học:

Tài liệu bài giảng
Ngày đăng: 
Cập nhật lần cuối: 

Đánh giá

Chưa có đủ đánh giá.
Hãy trở thành tác giả của một đánh giá giúp mọi người!

Khóa học khác của semisgdh

Hãy khám phá các khóa học khác của giảng viên!

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Hình thu nhỏ khóa học

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Nghiên cứu kiến ​​thức cơ bản về phần cứng AI với Matbi. Là một chuyên gia thiết kế không phải bộ nhớ, nó chứa đựng những kiến ​​thức cần thiết để thiết kế AI HW tốt.

Trung cấp trở lên

Trung cấp trở lên

Verilog HDL, FPGA, CNN

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Hình thu nhỏ khóa học

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)Hình thu nhỏ khóa học

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)

semisgdh

Hãy cùng tìm hiểu kiến ​​thức cơ bản và kinh nghiệm về thiết kế bán dẫn không có bộ nhớ bằng Verilog HDL cùng các chuyên gia.

Cơ bản

Cơ bản

Verilog HDL, FPGA, Embedded

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)Hình thu nhỏ khóa học

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)

semisgdh

Thiết kế bộ tăng tốc HW sử dụng FPGA thực tế của Seolgye Dokhak Matbi (Từ điều khiển LED đến thiết kế bộ tăng tốc Fully Connected Layer)Hình thu nhỏ khóa học

Thiết kế bộ tăng tốc HW sử dụng FPGA thực tế của Seolgye Dokhak Matbi (Từ điều khiển LED đến thiết kế bộ tăng tốc Fully Connected Layer)

semisgdh

Cùng với Thiết kế Tự học Matbi! Hãy cùng tích lũy kiến thức cơ bản về FPGA và kinh nghiệm thiết kế bộ tăng tốc HW.

Trung cấp trở lên

Trung cấp trở lên

FPGA, Embedded

Thiết kế bộ tăng tốc HW sử dụng FPGA thực tế của Seolgye Dokhak Matbi (Từ điều khiển LED đến thiết kế bộ tăng tốc Fully Connected Layer)Hình thu nhỏ khóa học

Thiết kế bộ tăng tốc HW sử dụng FPGA thực tế của Seolgye Dokhak Matbi (Từ điều khiển LED đến thiết kế bộ tăng tốc Fully Connected Layer)

semisgdh

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Hình thu nhỏ khóa học

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)

semisgdh

Đã đến lúc kiểm tra kỹ năng thiết kế của bạn. Ngôn ngữ quan trọng nhất trong thiết kế mạch bán dẫn chính là Verilog. Hãy tự đánh giá năng lực Verilog của mình bằng cách trực tiếp giải các câu hỏi đã từng xuất hiện trong các buổi phỏng vấn thiết kế mạch thực tế tại Hàn Quốc và quốc tế. Kiểm tra kỹ năng lập trình Verilog giờ đây không còn là lựa chọn mà là bắt buộc. Đừng bỏ lỡ những bí quyết thực chiến từ anh ETA, người đã bắt đầu từ một trường đại học địa phương và thành công gia nhập tập đoàn bán dẫn đa quốc gia.

Cơ bản

Cơ bản

Verilog HDL, system-verilog

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Hình thu nhỏ khóa học

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)

semisgdh

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)Hình thu nhỏ khóa học

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Hãy cùng 설계독학 (Tự học thiết kế) tích lũy kinh nghiệm thiết kế AMBA AXI4 - nền tảng của SoC Bus và kiểm thử VIP bằng cách sử dụng Verilog HDL!

Trung cấp trở lên

Trung cấp trở lên

Verilog HDL, FPGA, amba

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)Hình thu nhỏ khóa học

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Hình thu nhỏ khóa học

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)

semisgdh

Đã đến lúc kiểm tra kỹ năng thiết kế của bạn. Ngôn ngữ quan trọng nhất trong thiết kế mạch bán dẫn chính là Verilog. Hãy tự đánh giá năng lực Verilog của mình bằng cách trực tiếp giải các câu hỏi đã từng xuất hiện trong các buổi phỏng vấn thiết kế mạch thực tế tại Hàn Quốc và quốc tế. Kiểm tra kỹ năng lập trình Verilog giờ đây không còn là lựa chọn mà là bắt buộc. Đừng bỏ lỡ những bí quyết thực chiến từ anh ETA, người đã bắt đầu từ một trường đại học địa phương và thành công gia nhập tập đoàn bán dẫn đa quốc gia.

Cơ bản

Cơ bản

Verilog HDL, system-verilog

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Hình thu nhỏ khóa học

Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)

semisgdh

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)Hình thu nhỏ khóa học

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Hãy cùng 설계독학 (Tự học thiết kế) tích lũy kinh nghiệm thiết kế AMBA AXI4 - nền tảng của SoC Bus và kiểm thử VIP bằng cách sử dụng Verilog HDL!

Trung cấp trở lên

Trung cấp trở lên

Verilog HDL, FPGA, amba

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)Hình thu nhỏ khóa học

Thực hành Verilog HDL Season 2 của Seolgye Dokhak Matbi (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Hình thu nhỏ khóa học

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Nghiên cứu kiến ​​thức cơ bản về phần cứng AI với Matbi. Là một chuyên gia thiết kế không phải bộ nhớ, nó chứa đựng những kiến ​​thức cần thiết để thiết kế AI HW tốt.

Trung cấp trở lên

Trung cấp trở lên

Verilog HDL, FPGA, CNN

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Hình thu nhỏ khóa học

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Triển khai UART trên FPGAHình thu nhỏ khóa học

Triển khai UART trên FPGA

EasyFPGA

UART là một phương thức giao tiếp nối tiếp cơ bản và được sử dụng rộng rãi, là một chủ đề học tập rất phù hợp cho người mới bắt đầu tiếp cận thiết kế FPGA. Trong khóa học này, chúng ta sẽ tìm hiểu chi tiết về nguyên lý giao tiếp và cấu trúc khung của UART, sau đó tiến hành quá trình tự triển khai logic truyền nhận thông qua thiết kế RTL (Register Transfer Level) dựa trên hiểu biết đó. Bằng cách triển khai UART trên FPGA, bạn có thể phát triển một cách có hệ thống năng lực thiết kế mạch kỹ thuật số và tích lũy kinh nghiệm kiểm tra hoạt động ở cấp độ phần cứng thực tế thông qua mô phỏng và kiểm định. Ngoài ra, bạn cũng sẽ học cách sử dụng Soft Processor như MicroBlaze và Xilinx UART IP, từ đó hiểu rộng hơn về quy trình thiết kế hệ thống dựa trên bộ xử lý và cấu hình giao diện. Qua đó, bạn có thể trang bị năng lực phát triển toàn diện, bao gồm cả thiết kế logic và thiết kế bộ xử lý.

Cơ bản

Cơ bản

FPGA, system-verilog, uart

Triển khai UART trên FPGAHình thu nhỏ khóa học

Triển khai UART trên FPGA

EasyFPGA

Chương trình FPGA Verilog 1 (Zynq mini 7020)Hình thu nhỏ khóa học

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

Thông qua bài giảng này, học viên sẽ học cách triển khai Verilog bằng bảng Zynq.

Cơ bản

Cơ bản

Verilog HDL, FPGA, zynq

Chương trình FPGA Verilog 1 (Zynq mini 7020)Hình thu nhỏ khóa học

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)Hình thu nhỏ khóa học

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Cơ bản

Cơ bản

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)Hình thu nhỏ khóa học

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)Hình thu nhỏ khóa học

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Khóa học này hiện thực hóa DDR Memory Arbiter.

Cơ bản

Cơ bản

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)Hình thu nhỏ khóa học

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Ưu đãi có thời hạn

192.500 ₫

30%

5.753.181 ₫