강의

멘토링

커뮤니티

Programming

/

etc. (Programming)

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

Khóa học này hiện thực hóa DDR Memory Arbiter.

(5.0) 1 đánh giá

11 học viên

Độ khó Cơ bản

Thời gian Không giới hạn

  • alex
FPGA
FPGA
Verilog HDL
Verilog HDL
FPGA
FPGA
Verilog HDL
Verilog HDL

Bạn sẽ nhận được điều này sau khi học.

  • DDR Bộ phân xử

  • Bộ đệm khung hình ảnh

Bài giảng này sẽ trình bày về việc triển khai bộ phân xử (arbiter), giai đoạn cuối cùng của bộ điều khiển bộ nhớ DDR. Khi sử dụng DDR làm bộ đệm khung cho dữ liệu hình ảnh, việc truy cập DDR (đọc/ghi) có thể chồng chéo. Điều này thường xảy ra khi tốc độ khung hình đầu vào và đầu ra khác nhau. Trong những trường hợp như vậy, bạn cần thiết kế một bộ phân xử để kiểm soát thời gian truy cập (đọc/ghi). Bạn phải đảm bảo các yêu cầu đọc và ghi được xử lý tuần tự.

Bài giảng này sẽ triển khai bộ phân xử DDR để đảm bảo truy cập DDR tuần tự mà không bị chồng chéo khi tốc độ khung hình đầu vào và đầu ra khác nhau. Kết quả sẽ được tải xuống bo mạch và được xác minh là hoạt động bình thường.

Cấu trúc của văn bản như sau.

Chương 2 mô tả bo mạch Arty A7-35T được sử dụng trong phòng thí nghiệm.

Chương 3 mô tả cấu hình hệ thống chung.

Chương 4 triển khai chương trình theo từng module.

Chương 5 triển khai Mô-đun hàng đầu và xác minh kết quả thông qua mô phỏng.

Chương 6 tạo ra luồng bit và kiểm tra kết quả trên bảng.

💾 Vui lòng kiểm tra trước khi tham gia lớp học!

  • Bài giảng này là bài giảng dạng văn bản ở định dạng PDF và không cung cấp video riêng biệt.

  • Chúng tôi cung cấp mã nguồn cho các bản mod được mô tả trong bài giảng.

  • Chúng tôi sẽ tiến hành đào tạo thực hành trên bo mạch phát triển Arty A7 do Digilent bán.


Giới thiệu Người chia sẻ kiến thức

Tôi đã làm việc với tư cách là một nhà phát triển hơn 20 năm tại cả các công ty lớn và nhỏ, và hiện đang điều hành một doanh nghiệp nhỏ. Tôi đã phát triển một ASIC ISP (Xử lý tín hiệu hình ảnh) cho camera quan sát (CCTV), và tôi đã phát triển nhiều sản phẩm dựa trên FPGA, bao gồm thiết bị kiểm tra OLED và DAQ (Hệ thống thu thập dữ liệu). Ngoài FPGA, tôi còn có kinh nghiệm sâu rộng trong phát triển phần mềm (STM32, PIC32, AVR, ATMEGA, v.v.), thiết kế mạch và lập trình Windows. Tôi hy vọng kinh nghiệm dày dặn của tôi sẽ giúp ích cho việc học tập của bạn.

Khuyến nghị cho
những người này

Khóa học này dành cho ai?

  • Ai muốn học Verilog

  • Ai muốn học FPGA?

  • Ai muốn học ddr Arbiter

Cần biết trước khi bắt đầu?

  • verilog

  • vivado

  • Xilinx FPGA

Xin chào
Đây là

1,766

Học viên

84

Đánh giá

128

Trả lời

4.8

Xếp hạng

19

Các khóa học

Tôi đã làm việc với tư cách là nhà phát triển tại các doanh nghiệp lớn và vừa trong suốt hơn 20 năm qua, và

Hiện tại tôi đang là đại diện của một doanh nghiệp nhỏ.

Các kinh nghiệm làm việc chính là

  • Thiết kế FPGA sử dụng Verilog HDL

    • Phát triển ISP ASIC cho CCTV (khoảng 10 năm)

    • Phát triển thiết bị kiểm tra màn hình OLED (khoảng 3 năm)

    • Phát triển thiết bị sử dụng FPGA

  • Firmware cho MCU

    • STM32

    • PIC32

    • AVR, ATMEGA

    • DSP (TI)

  • Chương trình ứng dụng Windows

    • Visual Studio MFC, C++

là.

Chương trình giảng dạy

Tất cả

103 bài giảng

Tài liệu khóa học:

Tài liệu bài giảng
Ngày đăng: 
Cập nhật lần cuối: 

Đánh giá

Tất cả

1 đánh giá

5.0

1 đánh giá

  • neulha님의 프로필 이미지
    neulha

    Đánh giá 15

    Đánh giá trung bình 5.0

    5

    31% đã tham gia

    2.263.032 ₫

    Khóa học khác của alex

    Hãy khám phá các khóa học khác của giảng viên!

    Khóa học tương tự

    Khám phá các khóa học khác trong cùng lĩnh vực!