![[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/343222/cover/01kxdvw2hqy0wrxbstgyd9dpt4?w=420)
[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
모집 일정: 2026-07-14 ~ 2026-07-27 선착순 5명 마감 강의 일정: 2026-07-28 ~ 2026-08-10 내용: HDL로 기술된 RTL 수준의 디지털 회로 설계 코드를 논리 게이트로 변환하는 과정을 실습
asic
asic
전체
하드웨어
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 6기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 5월 19일 - 6월 1일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 4기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 4월 7일 - 4월 20일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 3기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 3월 10일 - 3월 23일
-
마감
- 레벨
MetaEncore
[2주 합성 실습 챌린지 7기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 7월 14일 - 7월 27일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 5기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 5월 5일 - 5월 18일
-
- 레벨
MetaEncore
Basic Design Synthesis Training (디지털 회로설계 구현)
- 가격
- 330,000원
- 별점
- 5.0
- 리뷰
- 6 )
( -
마감까지 D-3
- 레벨
MetaEncore
[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 7월 28일 - 8월 10일
![[2주 합성 실습 챌린지 6기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341985/cover/01kq944dee2dgpgep0xt8y08dj?w=420)
![[2주 합성 실습 챌린지 4기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341539/cover/01kmc4v3pstjthk31b1f5444md?w=420)
![[2주 합성 실습 챌린지 3기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/340738/cover/01kggp0c0hj0xbcts11x4x7g7v?w=420)
![[2주 합성 실습 챌린지 7기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/342182/cover/01krwg42ftx45bg6ekzz8vfgma?w=420)
![[2주 합성 실습 챌린지 5기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341721/cover/01knk0dfw1bg82zqk6cn75hy13?w=420)
