HDL 11장 COUNTER의 관하여 질문이 있습니다.
324
작성한 질문수 6
안녕하세요??
output [6:0] o_cnt; 이 부분을 따로 밑에서 assign o_cnt = cnt; 로 선언해주지 않고 output reg[6:0] o_cnt로 선언하여 밑에 적어 놓은 코드와 같이 변경을 해보았습니다.
module counter_100(
input clk, reset_n,
output reg [6:0] o_cnt
);
always@(posedge clk or negedge reset_n) begin
if(!reset_n) begin
o_cnt<= 0;
end else if (o_cnt <100 ) begin
o_cnt <= o_cnt + 1;
end
endmodule
이런 식으로 설계를 해도 되는 건지 궁금하여 여쭤봅니다.
Chapter 16 FSM 관련 질문
1
42
2
강의 환경(linux) 관련 질문
1
49
2
Arty Z10 관련 문의
1
46
2
13장 파이프라인 질문 드립니다.
1
87
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
95
2
git hub 404 error 도움 부탁드립니다.
1
66
2
latency 개념 구현
1
144
3
비바도 all os버전
1
119
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
132
2
다운로드용량
1
105
2
비바도리눅스설치
1
117
2
전체path복사넣기
1
90
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
260
2
explorer.exe오류
1
161
3
mobaxterm설치오류
1
136
2
./build시, waveform 'divide color' 사용
1
83
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
207
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
90
1
안녕하세요 설치 관련 질문 드립니다.
1
99
3
16장 mealy 설계.
1
105
2
14장 Cycle 관련, Testbench 코드.
1
109
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
85
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
92
2
build에러 질문
0
87
2