Verilog HDL Season1 끝! 다음으로는 HW가속기로
375
작성한 질문수 2
안녕하세요 맛비님!
Verilog HDL Season1 수료하고 2회독까지 완료했습니다 !! 좋은 강의 감사드립니다.
그래서 이제 FPGA 강의로 넘아가려고합니다. 다름이 아니라 제가 Altera사의 DE2 Board를 가지고 있긴합니다!
FPGA사용하는 HW가속기 강의에서 제공되는 실습코드를 Quartus tool로 실행하는게 가능할지 궁금합니다. Xilinx의 FPGA가 아니면 진행이 아얘 안될까요?? 코드만 Quartus로 가져가서 LED깜빡이기 까지는 될거라고 생각하지만 뒷 부분까지 커버가 가능할지 모르겠습니다. 혹시나해서 여쭤봅니다
안된다고 하시면 zybo z7-10이든 20이든 구매하도록 하겠습니다!
감사합니다!
답변 1
0
안녕하세요 :)
회사 자체가 다르면 답변이 어렵고요.. ㅠ.ㅠ
보드가 다르면 답변이 어려워서 처음 사용한다 하시면.. Xilinx 기반의 보드를 추천드립니다.
Zybo Z7-10 으로도 충분히 따라오실 수 있어요.
즐공하세요 :)
latency 개념 구현
1
79
3
비바도 all os버전
1
64
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
65
2
다운로드용량
1
67
2
비바도리눅스설치
1
78
2
전체path복사넣기
1
58
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
139
2
explorer.exe오류
1
95
3
mobaxterm설치오류
1
82
2
./build시, waveform 'divide color' 사용
1
50
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
120
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
56
1
안녕하세요 설치 관련 질문 드립니다.
1
59
3
16장 mealy 설계.
1
70
2
14장 Cycle 관련, Testbench 코드.
1
62
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
58
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
61
2
build에러 질문
0
53
2
1장 ./build에서 에러가 나요
1
69
2
FPGA 강의 보드 문의 드립니다.
1
103
2
5장 DFF특성에 대한 질문
1
70
3
vivado linux 사용 이유.
1
130
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
98
2
디스코드 멤버쉽 등업 관련 문제
1
87
2