안녕하세요 맛비님!
안녕하세요 맛비님, 수강 1회독을 마치고 FPGA강의를 수강하기 전, verilog실습을 본격적으로 시작하려고하는데 막히는 부분이 있어 질문드립니다
제가
이런식으로 맛비님이 제공해주신 코드파일과는 별개로 하나의 디렉토리(verilog_practice)를 만들고 거기서 알려주신 코드들을 실행해보려고 하는데요,
테스트 코드를 다음과 같이 작성하였고,
테스트벤치 코드를 다음과 같이 작성해보았습니다.
그 후 맛비님이 제공해주신 코드 중 build의 내용을 복붙하여
이 파일을 만들어준 뒤 ./build 를 입력해보니
doohyun@BOOK-DU0QT3V97L:~/verilog_practice$ ./build
-bash: ./build: Permission denied
이런 메세지가 뜹니다...
리눅스를 처음 사용하다보니 어렵네요,,,ㅜㅜ 어떻게 해결 가능할까요?
답변 2
0
안녕하세요 :)
build 라고 만드신 파일의 "실행권한" 이 없어서 발생한 문제 같아요.
chmod +x build
위 명령어를 치시고 다시 해보시겠어요?
==========================
ls -al 치시면 파일의 권한이 나오는데요,
위 링크가 도움이 되실꺼에요.
리눅스가 원래 이러면서 배우는 거.. 입니다!! 좌절하지마셔요. 금방 적응하실 꺼에요.
(사실 모든 일이 다.. 삽질로 채득되는 거죠..? )
즐공하세요 :)
0
아아 권한을 주었더니 그 부분의 문제는 해결된 것 같아요 감사합니다 :)
아무래도 리눅스도 익숙해져야하겠네요 ...!!
하지만
이런식으로 xsim.dir/work 이부분에서 동작이 멈추는 것 같은데 문법적인 오류는 아닌 것 같습니다... 어떻게 해결해야하나요??
0
안녕하세요 :)
제공해드린 코드와 비교해가면서 어디가 문제인지 찾아보셔야 할 것 같아요.
개인이 만든 코드와 환경은 봐드리지 않습니다.
즐공하세요 :)
에러 메세지를 보면, 디자인을 못찾는게 문제네요. 왜 못찾을까요..? (이름이 다른가?)
등등의 추론으로 해결하시면 좋을 것 같아요.
tb_test.vlatency 개념 구현
1
84
3
비바도 all os버전
1
67
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
68
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
59
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
142
2
explorer.exe오류
1
99
3
mobaxterm설치오류
1
84
2
./build시, waveform 'divide color' 사용
1
51
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
122
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
57
1
안녕하세요 설치 관련 질문 드립니다.
1
60
3
16장 mealy 설계.
1
71
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
59
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
63
2
build에러 질문
0
54
2
1장 ./build에서 에러가 나요
1
70
2
FPGA 강의 보드 문의 드립니다.
1
104
2
5장 DFF특성에 대한 질문
1
73
3
vivado linux 사용 이유.
1
134
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
102
2
디스코드 멤버쉽 등업 관련 문제
1
91
2