설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
여러분들은 "비메모리 반도체 설계 엔지니어" 입니다. 현업에서 만나요.
다음수업 시작전에 여쭤보고 싶은것이 있습니다.
274
작성한 질문수 11
현재 fpga를 시작하려고 vitis 설치를 하려고 하니 약 250기가더라구요...
현재 512기가(실질적 용량차이+윈도우 및 기본 프로그램 용량포함 450기가)짜리 노트북을 사용중인데
우분투에서 약 160기가를 먹고있어서 아무래도 wls를 포함한 전체적인 리눅스를 삭제해야할 것 같은데 어떻게 생각하시는지 여쭙고 싶습니다...
답변 1
latency 개념 구현
1
84
3
비바도 all os버전
1
67
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
68
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
59
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
142
2
explorer.exe오류
1
99
3
mobaxterm설치오류
1
84
2
./build시, waveform 'divide color' 사용
1
51
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
122
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
57
1
안녕하세요 설치 관련 질문 드립니다.
1
60
3
16장 mealy 설계.
1
71
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
59
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
63
2
build에러 질문
0
54
2
1장 ./build에서 에러가 나요
1
70
2
FPGA 강의 보드 문의 드립니다.
1
104
2
5장 DFF특성에 대한 질문
1
73
3
vivado linux 사용 이유.
1
134
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
102
2
디스코드 멤버쉽 등업 관련 문제
1
91
2