inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build 관련 리눅스 질문 있습니다.

204

dontknow

작성한 질문수 3

1

안녕하세요 맛비님 

맛비님 강의를 듣고 리눅스의 중요성을 느껴서 요즘 리눅스 공부를 하고 있습니다.

맛비님 강의에서는 build랑 clean을 스크립트를 짜서 사용하셨는데 클린은 내용이 이해가 됐는데 

빌드는 어떻게 구동하는건지 잘 이해가 가지 않았습니다.  컴파일을 하고 vivado 시뮬레이터를 열어서 웨이브 폼까지 자동으로

나오게 짜셨는데 이게 vivado 툴 뿐만아니라 verdi 같은 다른 프로그램도 그렇게 자동으로 사용이 가능한가요?

좋은 말씀 덕분에 공부에 방향성을 찾게 되고 더 열심히 공부하게 되는것 같습니다 언제나 감사합니다.

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

엄청나게? 대단한건 아니구요.

build 파일 안에는 vivado tool simulation 을 위한 과정이 기술되어 있어요. build 파일 만들때 xilinx 정규문서를 참고했는데, 잘 기억이 안나네요. 구글링 하시면 찾으실 수 있을꺼에요.

verdi 용으로 만들고 싶으시면 마찬가지로 명령어를 기술해주시면 됩니다. ( vivado 랑은 조금? 다르겠죠?)

즐공하세요 :)

0

dontknow

감사합니다!!

latency 개념 구현

1

84

3

비바도 all os버전

1

67

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

68

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

59

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

142

2

explorer.exe오류

1

99

3

mobaxterm설치오류

1

84

2

./build시, waveform 'divide color' 사용

1

51

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

71

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

59

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

63

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

70

2

FPGA 강의 보드 문의 드립니다.

1

104

2

5장 DFF특성에 대한 질문

1

73

3

vivado linux 사용 이유.

1

134

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

102

2

디스코드 멤버쉽 등업 관련 문제

1

91

2