inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 9장] Signed / Unsigned 를 이해하고 연산 실수를 피해보기 (내가 원한 결과 값이 안나와..ㅠㅠ)

비트 연산 및 오버플로우

500

서재왕

작성한 질문수 1

1

1. $signed({1'b0, a}) + b;

위의 문법은 인터넷에서 쳐봐서 a 앞에 비트를 추가하고, MSB가 부호가 되는 건 알겠는데... 그래서 직접 눈으로 결과가 어떻게 나오는지 알고 싶어요..ㅠㅠ

2. correct와 wrong의 연산결과가 각각 다른데 제가 직접 손으로 계산하는데..ㅠㅠ 어떻게 하는지 모르겠습니다.. 2의 보수로 변환 해서 막해봤는데.. 알려 주실 수 있으신가요..?!

 

fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

시작전에, 야박하게? 들리실 수 있지만, 궁금하신 문법은 직접! 돌려보시는 것을 권장드립니다. (돌릴 수 있는 환경은 충분히 드렸다고 생각해요.)

 

1. $signed({1'b0, a}) + b;

위의 문법은 인터넷에서 쳐봐서 a 앞에 비트를 추가하고, MSB가 부호가 되는 건 알겠는데... 그래서 직접 눈으로 결과가 어떻게 나오는지 알고 싶어요..ㅠㅠ

simulation 환경을 드렸고, 직접 눈으로 보실 수 있다 생각해요.

 

2. correct와 wrong의 연산결과가 각각 다른데 제가 직접 손으로 계산하는데..ㅠㅠ 어떻게 하는지 모르겠습니다.. 2의 보수로 변환 해서 막해봤는데.. 알려 주실 수 있으신가요..?!

2의 보수 연산을 이해하시면 가능하실 것 같아요. 잘 정리된 링크를 공유드립니다. (제 영상 에서 추가적으로 설명드릴 내용이... 이거보다.. 제가 더 잘 설명드릴 자신이 없네요 ㅠ 글이 좀 길긴하네요;; 처음부터 읽다보시면 감이 오실꺼에요.)

https://st-lab.tistory.com/189

 

signed / unsigned 의 추가 설명은 다음 링크 참고 부탁드립니다. 

https://blog.naver.com/chacagea/222090531944

 

 

즐공하세요 :)

0

서재왕

이해 되었습니다. 감사합니다 :)

 

0

설계독학맛비

넵! 즐공입니다 :)

latency 개념 구현

1

84

3

비바도 all os버전

1

68

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

69

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

60

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

143

2

explorer.exe오류

1

102

3

mobaxterm설치오류

1

86

2

./build시, waveform 'divide color' 사용

1

53

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

122

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

57

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

72

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

64

2

build에러 질문

0

54

2

1장 ./build에서 에러가 나요

1

71

2

FPGA 강의 보드 문의 드립니다.

1

105

2

5장 DFF특성에 대한 질문

1

74

3

vivado linux 사용 이유.

1

135

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

103

2

디스코드 멤버쉽 등업 관련 문제

1

92

2