! 과 ~ 의 차이 질문 드립니다!
안녕하세요 강의 정말 잘 듣고있습니다 !
코드를 보다가 의문이 하나 들었는데요
reset_n을 설계할 때 어떤 코드는
if(!reset_n) begin ...
이런 식이고
어떤 코드는
if(~reset_n) begin ..
인데 보통 어떤식으로 많이 사용하나요 ?
둘의 차이가 있을까요 ?
답변 1
1
안녕하세요 :)
<Syntax>
Verilog 문법에 대해 간략하게 설명드리면,
~ : bit-wise operator 입니다. multi bit 라면, bit 전부를 반전 시킵니다. (not gate 발생)
! : logical operator 입니다. single bit 를 return 합니다. (compare + mux logic 발생)
생성되는 로직에 차이가 있습니다. (bit wise 와 logical 의 의미가 다르죠)
<Function 적으로는 차이가 없죠?>
reset 은 single bit 입니다.
Function 상으로는 다음 문장은 차이가 없습니다.
if(!reset_n) begin ...
if(~reset_n) begin ..
<그렇다면 reset 이 붙은 D F/F 의 생성되는 로직은 같을 것인가?>
이 문제는 합성기 마다 다르다 를 전제에 깔고 설명드려야 됩니다. (100% 가 아니라는 이야기입니다.)
하지만, 결론부터 말씀드리면, logical operator 인 !reset 을 가이드 합니다.
!reset 은 reset == 1'b0 과 같은 logical operator 의 동일한 로직을 갖습니다.
(reset == 1'b0 이것도 괜찮은 방법입니다.)
bit wise ~ 는 가이드 하지 않는 이유가, 이 문장은 invertor 를 사용하는 것을 명시 합니다.
이것은 기존의 D F/F Cell 에 not gate 를 붙여버릴 수 있습니다. (아래 그림의 rstn 의 동그라미 보이시죠?)
그런데! 이것이 합성기 마다 다르다는 이유는
동일한 로직을 생성하는 Tool 들이 있다고 합니다.
if(!reset_n) begin ...
if(~reset_n) begin ..
위에 것들 중에서 둘다 동일한 logic 이 생성됨.
하지만 설계독학에서는
명시적으로 D F/F cell 의 reset 에 invertor 를 붙이지 않도록
logical ! 을 사용하는 것을 권장드립니다.
(혹시 제가 ~ 이걸 사용한 적이 있었나요...?)
latency 개념 구현
1
80
3
비바도 all os버전
1
65
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
66
2
다운로드용량
1
67
2
비바도리눅스설치
1
78
2
전체path복사넣기
1
58
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
141
2
explorer.exe오류
1
96
3
mobaxterm설치오류
1
83
2
./build시, waveform 'divide color' 사용
1
50
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
120
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
56
1
안녕하세요 설치 관련 질문 드립니다.
1
59
3
16장 mealy 설계.
1
70
2
14장 Cycle 관련, Testbench 코드.
1
62
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
58
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
62
2
build에러 질문
0
53
2
1장 ./build에서 에러가 나요
1
69
2
FPGA 강의 보드 문의 드립니다.
1
103
2
5장 DFF특성에 대한 질문
1
71
3
vivado linux 사용 이유.
1
131
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
100
2
디스코드 멤버쉽 등업 관련 문제
1
89
2