inflearn logo
知識共有
inflearn logo

Verilogを用いたFPGA活用基礎

この講義を通じて、受講生はVerilogの学習に必要な基本的、核心的な知識を習得することになります。

難易度 初級

受講期間 無制限

verilog
verilog
FPGA
FPGA
verilog
verilog
FPGA
FPGA

学習した受講者のレビュー

学習した受講者のレビュー

5.0

5.0

xelloss4ever

31% 受講後に作成

理解しやすい講義です。

5.0

likepepsi

100% 受講後に作成

verilogの基礎をよく握っていくと思います。講師ありがとうございます。

5.0

이예성

53% 受講後に作成

Verilog FPGA Program 1を受講しながら、全体的な内容の流れに従うことは意志と集中で解決され、基礎的な用語の概念が取れずに受講することになりました。 私のように一番上から始める方は、基礎講義とVerilog FPGA Program 1講義を並行しながら進めることをお勧めします。 何か確実にとらえずに過ぎた内容を復習しながら、もう少し私のものにするようです^^

受講後に得られること

  • Verilog プログラミング

  • State Machineの実装

ベリログプログラミングの中核を握った!

💾受講前に確認してください!

  • 本講義はPDF形式のテキスト講義で、別途映像を提供しません。 (合計43,651文字分)
  • レッスンを受講している方は、レッスンで説明されているすべてのソースファイルを提供しています。講義資料はセクション0[資料共有リンク]の授業で確認できます。
  • このレッスンで紹介されるソースは、Vivado 2018.3(Windows)で実装されました。他のバージョンでも動作することはあまり問題ではありません。

Verilogコーディングは初めてですか?

この講義では、Verilog(ベリログ)を学ぶ方にVerilogの重要な特徴を説明します。

Verilog Programming
マイクロコントローラプログラミングのためのFPGAコーディングの基本

Verilogは、私たちがよく遭遇するC、C ++、C#、JAVA、PYTHONなどとは非常に異なる世界の言語です。 Verilogを初めてご利用いただいた方は、これまで経験していなかった、とても見慣れない環境のプログラミング言語で感じることができます。

Verilogは、FPGAを活用したマイクロコントローラのプログラミングに興味がある人に広く使われています。しかし、見慣れない、不慣れなうえ、韓国語の文書や学習資料は多くありません。 FPGA専門会社のザイリンクス(ザイリンクス)で複数の文書を提供していますが、どの文書をどのように見なければならないのか経験のない方の立場では導通不明です。

Verilogを使ったFPGAの活用を学びたいですか?このレッスンでは、シミュレーションで結果を確認し、Verilogの重要な概念を学びます。このレッスンがFPGAを始めるための良いアシスタントになることを願っています。

こんな方におすすめです。

1️⃣ Verilogの重要な特徴を知りたい方

2️⃣Xilinx FPGAを学びたい人


講義の特徴
確認してみてください。

このレッスンはVerilogの基本的な文法を扱いません。 Verilogを勉強するために重要なことを知っておくべきことを親切に説明し、Simulationを通じて結果を確認することで、より簡単に理解できるように構成されています。

詳細カリキュラム(目次)
  • 概要(2)
  • registerとは何ですか? (3)
    • reg回路解析(4)
    • シミュレーション(21)
  • reg と wire (34)
    • 練習 – 1 (1-clock 内で行われる場合) (35)
    • 練習 – 2 (2-clock 内で行われる場合) (38)
    • delay エラーによる誤動作 (40)
  • signed, unsigned 加算、減算 (44)
    • unsigned 加算 (44)
    • unsigned 減算 (46)
    • signed 加算、減算 (47)
    • unsigned number 乗算 (52)
      • 定数乗算 (52)
      • dsp(dsp スライス) (53)
      • 変数の乗算 (54)
      • 10bits * 10bits演算実装(55)
      • 10bits * 10bits演算比較 (57)
  • SM(State Machine)実装(61)
    • SM構成(61)
    • 状態定義 (62)
    • ステータスフラグの生成 (62)
    • コードの実装 (62)
    • 状態遷移の実装(64)
    • シミュレーション結果の確認 (65)
  • for ループの実装 (67)
    • Cで実装 (67)
    • verilogで実装 (68)
  • その他の内容(72)
  • Revision History (76)

🎙️講義を作成した知識共有者の紹介

私は20年以上にわたり大企業、中小企業で開発者として働いてきましたが、現在は小さな企業を運営しています。 CCTV用ISP(Image Signal Processing)ASICを開発し、OLED検査装置、DAQ(Data Acquisition System)などFPGAを利用した多くの製品を開発しました。 FPGAだけでなく、FW開発(STM32、PIC32、AVR、ATMEGAなど)、回路設計、Windowsプログラムなど多くの経験を持っています。これまで私が積み重ねてきた幅広い経験をもとに、皆さんの学習に役立つことを願っています。

一緒に見ればいい講義📖

こんな方に
おすすめです

学習対象は
誰でしょう?

  • Verilogを学ぶのに苦労している人

  • Xilinx FPGAを学びたい方

前提知識、
必要でしょうか?

  • 基本Verilog文法

  • Vivadoツールの使い方

こんにちは
alexです。

1,740

受講生

87

受講レビュー

131

回答

4.8

講座評価

17

講座

私は過去20年余り、大企業や中小企業で開発者として働いてきました。

現在は小さな企業の代表を務めております。

主な経歴は以下の通りです。

  • Verilog HDLを用いたFPGA設計

    • CCTV用ISP ASICの開発(約10年)

    • OLEDディスプレイ検査装置の開発(約3年)

    • FPGAを用いた装置開発

  • MCU FW

    • STM32

    • PIC32

    • AVR, ATMEGA

    • DSP (TI)

  • Windowsアプリケーションプログラム

    • Visual Studio MFC, C++

です。

もっと見る

カリキュラム

全体

77件

講座資料(こうぎしりょう):

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

10件

5.0

10件の受講レビュー

  • xelloss4ever8588님의 프로필 이미지
    xelloss4ever8588

    受講レビュー 2

    平均評価 5.0

    5

    31% 受講後に作成

    理解しやすい講義です。

    • yslee1107님의 프로필 이미지
      yslee1107

      受講レビュー 3

      平均評価 5.0

      5

      53% 受講後に作成

      Verilog FPGA Program 1を受講しながら、全体的な内容の流れに従うことは意志と集中で解決され、基礎的な用語の概念が取れずに受講することになりました。 私のように一番上から始める方は、基礎講義とVerilog FPGA Program 1講義を並行しながら進めることをお勧めします。 何か確実にとらえずに過ぎた内容を復習しながら、もう少し私のものにするようです^^

      • jhs3578님의 프로필 이미지
        jhs3578

        受講レビュー 2

        平均評価 5.0

        5

        100% 受講後に作成

        verilogの基礎をよく握っていくと思います。講師ありがとうございます。

        • ihil
          知識共有者

          ありがとうございます〜!

      • mujuboy9957님의 프로필 이미지
        mujuboy9957

        受講レビュー 1

        平均評価 5.0

        5

        99% 受講後に作成

        非開発者で遅く勉強するFPGA、簡単ではありませんがGOします。

        • ihil
          知識共有者

          FPGAが韓国語で書かれた文書もなく、資料も不足しています。私の講義を通して一生懸命働けば、良い開発者になることができると思います。簡単ではありませんが、忍耐を持ってゆっくりとすると、きっと素晴らしい開発者になります。ファイティングしてください〜!

      • hanpu님의 프로필 이미지
        hanpu

        受講レビュー 1

        平均評価 5.0

        5

        5% 受講後に作成

        RTLエンジニアになりたい学部2年生です。質の高い資料でVerilogを簡単に学ぶことができてとても感謝しています。質問がありますが、Alexのカリキュラムはどうなりますか?講義が10以上ありますが、レベルに応じた受講順を知りたいです。ありがとうございます。

        • ihil
          知識共有者

          受講評 ありがとうございます。私が学部2年生の時はor、and gate学んだ記憶がありますㅎ 内容が難しいかもしれませんが、すばらしく良いRTLエンジニアになるように応援します。 講義カリキュラムの説明については、以下のリンクを参照してください。そして、私の講義はボードで練習し、結果を確認できるように構成されています。しかし、ボード価格が高くて負担になると思います。 現在、安価な開発ボードを作成してリリースを準備中です。ボードは後で購入し、一度講義を見ながらコーディングしてシミュレーションまで進めると役に立つと思われます。 講義紹介リンク:https://cafe.naver.com/worshippt/271 ありがとうございます〜!

      alexの他の講座

      知識共有者の他の講座を見てみましょう!

      似ている講座

      同じ分野の他の講座を見てみましょう!

      ¥2,887