Verilogを用いたFPGA活用基礎

この講義を通じて、受講生はVerilogの学習に必要な基本的、核心的な知識を習得することになります。

（5.0）受講レビュー 10件

受講生 184名

難易度初級

受講期間 無制限

alex

verilog

FPGA

verilog

FPGA

未解決
Verilog를 이용한 FPGA 활용기초 37p 질문입니다.
<img src="https://cdn.inflearn.com/public/files/posts/e8b258f9-84fd-46c3-9751-7b608765d6ec/fd48fc91-0b3e-419a-bef1-cd069921fda5.png" media-type="img"
fpga
verilog
mjs1004
・
4ヶ月前
0
70
2
未解決
10 bits * 10bits 연산 구현 질문
안녕하세요. 강사님 강의를 보던 중 10 bits * 10bits 연산 구현에서 bit position을 주석으로 두셔서 살펴 보던 중 곱셈에서 어떻게 bit position을 잡을 수 있는지 질문 드립니다.
fpga
verilog
jhs3578
・
2024/05/19
0
239
1
未解決
강의문의
안녕하세요. 강사님의 "Verilog를 이용한 FPGA 활용 기초" 강의를 수강 후 다른 FPGA관련 강의들을 이해할 수 있나요? 아니면 FPGA관련 문법을을 따로 공부한 후 해야할까요?
fpga
verilog
smart06259758
・
2024/01/18
0
283
1
未解決
오타 및 내용 수정이 필요합니다.
제목과 같이 오타 및 내용 수정이 필요한 듯하여 내용 남김니다.page. 3오타: clocck -> clock page. 8xc7a35tcsg325-1 로 setting 시 impleme
fpga
verilog
mujuboy9957
・
2024/01/05
0
313
1
未解決
alwayw구문의 작동 순서에 관해 문의드립니다.
Verilog를 이용한 FPGA 활용-기초 강의에서첫번째 코드의 시뮬레이션의 결과가<img src="https://cdn.inflearn.com/public/files/posts/004bc5a3-91ab-451e-b2de-106f4d756
fpga
verilog
1022hu4601
・
2023/09/21
0
274
2
未解決
parts 선택 관련 문의드립니다 !
처음에 비바도 파일을 생성할 때 parts 선택 부분에서 xc7a35tcsg에 해당하는 parts를 찾을 수 없다고 나오면 이 문제는 어떻게 해결해야하나요?다른 parts나 boards로 이를 대체할 수 있나요?
fpga
verilog
9jtiger5699
・
2023/07/27
0
322
1
未解決
FPGA MCU Porting
안녕하세요 현재 반도체 설계 업종에 종사하고 있습니다.Full custom 설계를 하다가 이번에 RTL 설계 부서로 이동할 것 같은데 DFT 관련 부서라고 합니다.본 강의가 도움이 많이 되어서 FPGA MCU Porting 을 다음 강의로
fpga
verilog
dctm10110759
・
2023/06/03
0
540
1
解決
reg 선언 후
reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?
fpga
verilog
backy
・
2023/03/28
0
396
2
解決
행렬과 관련하여 문의드립니다.
기초가 너무 부족한 학생입니다.reg signed [15:0] data [0:31];16bit 데이터를 32개의 어레이로 선언하는 방식이 이것이 맞는지 궁금합니다.사실 RTL anlysis를 통해서 schematic이 제대로
fpga
verilog
backy
・
2023/03/28
1
371
1