"AI 시대, 가장 확실한 대응은 내가 직접 AI 반도체를 만드는 것입니다."

이 과정은 이론 중심의 일반 대학 강의나, 특정 스펙 맞춤형에 머무르는 계약학과의 표준화된 커리큘럼이 아닙니다. 또한 기존 파편화된 실무 세미나처럼 단순 EDA 툴 사용경험이나 라이브러리 활용에 그치지 않습니다.

삼성전자 DS부문 시스템반도체 연구원으로 출발해 설계 자동화 분야 삼성 기술상 은상(그룹회장상)을 수상하고, 영국·독일법인 Director 및 시스템LSI 마케팅·영업 그룹장을 거친 30년 경력의 현직 공학 교수가 직접 설계하고 FPGA에서 검증한 독보적인 실전형 과정입니다.

[ 현업 재직자 & 예비 엔지니어를 위한 핵심 차별점 ]

현업 엔지니어의 한계 극복: 단순히 코드를 수정하거나 기성 IP를 가져다 쓰는 수준을 넘어, NPU와 CPU를 RTL로 직접 설계하는 아키텍처 레벨의 실무 역량을 확보합니다.
Full-Flow 실무 체계 구축: AI 알고리즘 분석부터 FPGA 구현, Bit-True 하드웨어 연동 검증, 그리고 CPU + NPU + RTOS 기반의 AI SoC 확장까지 전체 가치 사슬을 완주합니다.
현장 검증 완료: 대학 강의실의 이론을 넘어 현업 최전선의 설계 노하우를 집약해, 즉시 실무에 적용 가능한 검증된 프로세스를 전달합니다.

AI Algorithm → RTL Design → FPGA Implementation → Bit-True Verification → AI SoC

학부생·대학원생은 물론, 차세대 AI 반도체/SoC 설계자로 도약하고자 하는 현업 재직자에게도 대체 불가능한 최고의 실전 가이드를 제공합니다.

이론을 넘어 실제 AI 하드웨어 구현으로

흩어진 단편적인 지식만으로는 시스템 수준의 AI 반도체 설계 역량에 도달하기 어렵습니다.

수강생은 완성된 블랙박스 IP를 사용하는 데 머무르지 않습니다. AI NPU와 RISC-V CPU를 직접 설계하고, 메모리와 주변장치를 통합하며, 그 위에 RTOS를 포팅하고, 최종적으로 자신만의 AI SoC를 구축할 수 있는 시스템 설계 역량을 단계적으로 갖추는 것을 목표로 합니다.

트랜지스터와 디지털 회로의 기초에서 시작하여 FPGA, CPU, NPU를 거쳐 Transformer와 LLM 가속 하드웨어까지 연결합니다.

연구 결과를 실제 FPGA 하드웨어로 검증합니다.

눈으로만 보는 강의가 아닙니다. 이론이나 단순한 시뮬레이션에서 끝내지 않고, 직접 설계한 AI 반도체 회로를 실제 FPGA에서 동작시키고 Python 모델과 RTL 결과가 1비트까지 일치하는 Bit-True 검증을 수행합니다.

강사의 AI 반도체·FPGA·RISC-V 관련 KCI 등재 논문 4편을 포함한 연구 결과도 교육 콘텐츠와 연결하여, 연구에서 검증한 기술을 실제 설계와 FPGA 구현으로 이어갑니다. 자체 개발한 RISC-V CPU를 비롯하여 이미지 학습용 Python 코드와 Verilog RTL 등 실습에 필요한 소스 코드를 공개합니다.

보급형 Arty S7-25 FPGA 보드와 무료 Vivado 설계 도구를 중심으로 구성하여, 학습자가 직접 설계하고 구현하고 검증하는 전 과정을 재현할 수 있도록 하였습니다. 또한 Zybo Z7을 포함한 Digilent사 FPGA 보드에서도 사용 가능합니다. XDC 핀 매핑(보드)과 클럭 분주 파라미터(RTL)를 보드에 맞게 수정하시면 됩니다. 'FPGA로 만드는 MNIST NPU'강의는 XDC 핀 매핑만 수정하면 되며, OLED와 Camera를 사용하는 강의는 클럭 분주 파라미터(RTL)를 수정합니다.

→강의 실습은 Arty S7의 100 MHz 입력 클럭을 기준으로 분주 파라미터가 설정되어 있습니다. 다른 보드는 입력 클럭이 다르므로(예: Zybo Z7은 125 MHz), 목표 주파수가 동일하게 나오도록 분주 값을 다시 계산해 주셔야 합니다. 이 부분을 놓치면 화면이나 영상이 정상적으로 출력되지 않는데, 코드 오류로 오해하기 쉬우므로 확인해 주시기 바랍니다.

단절 없는 풀스택 로드맵 : 기초부터 mini LLM 가속기까지

모든 강의는 독립된 파편이 아닌, 하나의 거대한 시스템을 완성해 가는 여정입니다.

Step 1: AI 이론 및 이미지 처리 기초 (Machine Learning 포함)
Step 2: AI 가속기(NPU) 설계 및 검증 (Machine Learning 포함)
Step 3: RISC-V CPU 설계 및 시스템 통합
Step 4: 고급 AI SoC 구현 및 mini LLM 가속 플랫폼으로의 확장 (지속적인 콘텐츠 업데이트)

객관적 검증 지표

본 과정의 모든 설계 결과물은 글로벌 표준과 학계의 엄격한 검증을 거쳤습니다.

RISC-V 아키텍처 검증: 자체 개발 RISC-V CPU, 국제재단 공식 컴플라이언스 테스트(ACT) 통과 및 소스 코드 공개 (GitHub)
학술적 권위: 단독 저자 학술논문 4편 (KCI A등급 저명학술 등재지 IJIBC)
글로벌 인정: 글로벌 Amazon 기술 서적 4편 출간 (베스트셀러 1위 달성)

출판서적: Roger Kim: books, biography, latest update
실제 동작 검증 완료: RV32I CPU, NPU, 비전 시스템, GPS, Transformer, AURA-Edge SoC 등 핵심 IP의 Arty S7 환경 완벽 동작

도전하십시오. 직접 코드를 보드에 올리고, 결과를 확인하는 이 과정이 끝날 때쯤, 여러분은 이전과는 완전히 다른 시야를 가진 하드웨어 엔지니어로 레벨업해 있을 것입니다.

YouTube:@EdgeChipLab
Homepage: Semiconductor School
GitHub (소스코드 및 프로젝트):github.com/estlit

EdgeChipLab

Reviews