반도체 산업 30년 경력(삼성전자)과 현직 대학 교수입니다.

삼성전자 DS부문 시스템반도체 연구원, 영국·독일법인 Director, 시스템LSI 마케팅·영업 그룹장을 거쳤고, 현재 대학에서 차세대 반도체 설계를 가르치고 있습니다.

트랜지스터부터 CPU·NPU·AI SoC까지, 직접 설계한 회로가 실제 FPGA에서 동작하는 과정을 가르칩니다. 특히 본 강의들은 인터넷의 단편 지식을 모은 것이 아니라, 강사 본인의 학술 연구와 검증된 설계를 실제 FPGA 하드웨어로 구현하고 Bit-True로 검증한 결과물입니다. 자체 개발한 RISC-V CPU를 포함한 모든 소스 코드는 GitHub에 공개되며, 보급형 FPGA(Arty S7-25)와 무료 툴(Vivado)만으로 누구나 직접 재현하고 검증할 수 있습니다.

모든 강의는 하나의 커리큘럼으로 연결됩니다. AI 이론에서 시작해 이미지 처리, AI 가속기(NPU) 설계·검증으로 이어지며, 앞으로 RISC-V CPU, NPU 심화, AI SoC, mini LLM에 이르는 고급·전문 과정으로 확장됩니다. (콘텐츠는 지속적으로 업데이트됩니다.)

[검증 가능한 이력]

- 자체 개발 RISC-V CPU — RISC-V 국제재단 공식 컴플라이언스 테스트(ACT) 통과, 소스 코드 공개

- 단독저자 학술논문 4편(KCI 저명학술 등재지 IJIBC)

- 아마존 출간 서적 2편(AI NPU System Design with Python and Verilog 등 베스트셀러 #3 등재)

- RV32I CPU·NPU·비전·AURA-Edge SoC를 Arty S7에서 동작 검증

YouTube @EdgeChipLab · GitHub github.com/estlit