강의

N
챌린지

멘토링

로드맵

Hardware

/

Semiconductor

Self-Study Design's Verilog Master Season 1 (Career Leap for Digital Design Engineers Completed Through Practical Coding Test Problems)

It's time to have your design skills tested. The most important language in semiconductor circuit design... that's Verilog. Solve real problems from domestic and international circuit design interviews, and self-diagnose your Verilog skills. Verilog coding tests are now a must, not an option. Don't miss the practical tips from ETA, who started from a regional university and joined a foreign semiconductor company.

(5.0) 3 reviews

51 learners

  • semisgdh
  • ETA
Verilog HDL
system-verilog

What you will learn!

  • Google, Apple, Qualcomm, etc. Interview Prep with Past Questions.

  • Practical Verilog Design Know-how

11년차 설계 엔지니어에게
제대로 배우는 실전 Verilog

Verilog 코딩 테스트, 꼭 준비해야 할까요?

디지털 설계 직무를 채용할 때, 코딩 테스트는 생각보다 더 자주 활용됩니다. 설계를 중심으로 하는 스타트업이나 외국계 회사라면 Verilog 디자인 테스트는 거의 필수에 가깝습니다. 테스트가 없더라도, 구두 면접을 통해 설계 이해도와 코드 사고력을 확인하기 때문에, 설계 직무 커리어를 준비한다면 Verilog 설계 문제를 ‘직접 풀어보는 과정'은 중요한 경험이 됩니다.

verilog3

그래서 이 강의는 코딩 테스트와 실무에서 마주치는 문제들을 직접 구현하며 설계력을 키우는 실전 강의로 구성했습니다. 총 4단계로 촘촘히 설계된 테스트 문제와 함께 Verilog를 마스터하시길 바랍니다.

✅ 국내외 회로설계 면접에서 실제 출제된 문제들을 기반으로 구성했습니다.

✅ 실습 중심으로 Verilog 문법을 익히고, 직접 손으로 설계하면서 개념을 체득합니다.

✅ 11년차 엔지니어의 현업에서 축적한 설계 경험을 코드 단위로 녹여 전달합니다.

✅ 대학생/취준생부터 신입/주니어 엔지니어, 경력있는 이직자까지 모두의 니즈를 만족시킵니다.

왜, ETA의 강의인가요?

설계독학맛비의 크루원인 ETA 님은 11년차 반도체 설계 엔지니어로 누구보다 Verilog실무에 대한 깊은 이해를 가지고 있습니다.

  • 중소 팹리스에서 양산 2건 주도하며, 프론트엔드 설계 전 과정 경험

  • 국내 드문 하드웨어 IP 설계 전문 기업에서 3년간 Verilog 설계·디버깅

  • 현재 Global Top5 팹리스 외국계 기업에서 3년째 실무 설계 중

ETA_profile

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

안녕하세요, 설계독학맛비입니다. 반도체의 ‘진짜 설계’와 실무 기반의 커리어 인사이트를 전하기 위해 반도체 실무 전문가들과 지식공유 크루를 결성했습니다.

이번 강의는 크루원의 첫 번째 강의로, 다년간 강의 경험을 쌓은 맛비가 구조부터 해설, 실습 코드까지 직접 검수하고 다듬었으며, 모든 영상 또한 직접 편집해 최적의 교육 콘텐츠로 완성했습니다.

코딩 테스트 대비를 넘어,
진짜 설계 경험을 쌓는 학습 플로우

문제 소개부터 풀이, 그리고 실무에서 사용하는 Waveform·Schematic을 활용한 설계 검증까지.
실제 설계 흐름을 반영한 학습 플로우입니다.

문제소개

문제소개

네가지 레벨로 구성된 예제문제를 제공합니다.

3

수강생 풀이 시간

수강생은 실전처럼 제한시간 동안 문제를 풉니다. (카운트다운 영상에서 정지하고 풀어보세요)

4

모범 답안 풀이

설계자의 시선으로 문제를 풀어가며 핵심 개념과 구현 전략을 설명합니다.

5

Waveform

시뮬레이션 결과를 통해 동작 여부를 확인하고, 설계 의도와 일치하는지 검증합니다.

6

Schematic

회로 구조를 확인하며, 코드가 실제 하드웨어로 어떻게 구현되는지 시각적으로 이해합니다.

4개의 레벨로
촘촘하게 구성했습니다.

roadmap_v2

Season 1 커리큘럼 구성

  • 00. 환경 설정
    Vivado 설치, 시뮬레이션 환경 구성, 툴 사용법 학습

  • Level 0: 기초 설계 문제 풀이
    게이트, 카르노맵, 벡터/스칼라, 조건문, 모듈, 플립플롭, 카운터, FSM, testbench 작성 등

  • Level 1: 실전 설계 확장 문제 풀이
    Parity, Mux, Adder, ALU, Bin2Gray, 인터럽트 컨트롤, 파이프라인, parameterization 등
    실제 회로설계 문제를 Verilog로 구현하고 검증합니다.

  • 마무리 요약
    Lv0, Lv1 핵심 개념 정리, 잘못된 코드 리뷰, 면접 준비용 요약 제공

이런 분들에게 추천드립니다

1⃣ 회로설계 코딩 테스트를 준비 중인 전공자, 취업 준비생
2⃣ RTL 설계를 실습 위주로 체계적으로 익히고 싶은 대학원생
3⃣ Verilog를 실무 수준으로 다지고 싶은 입문/초급 엔지니어
4⃣ System-Verilog 나 testbench 까지 확장하고 싶은 설계자

이 강의를 듣고 나면,

  • Verilog HDL의 핵심 문법과 구조를 스스로 작성할 수 있습니다.

  • 면접에 출제되는 설계 문제를 제한 시간 내에 구현할 수 있습니다.

  • 하드웨어 동작과 검증을 직접 수행할 수 있는 자신감이 생깁니다.

  • 다음 단계인 고급 강의(Season2)에서 필요한 실력을 충분히 갖출 수 있습니다. (내년 초 Open 예정)

현업에서 만나요 👋

설계독학은 “디지털 설계를 스스로 익히고 성장하는 사람들”을 위해 존재합니다. Verilog가 어렵다고 느끼셨다면, 이 강의로 시작해보시기 바랍니다. 우리는 실력으로 증명해온 설계자들이며, 여러분도 그렇게 성장할 수 있습니다. 여기까지 읽어주셔서 감사합니다.

여러분들을 현업에서 꼭 다시 뵙기를 기대하겠습니다.

ETA & 맛비 드림.

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요!  가입링크 (클릭)

Recommended for
these people

Who is this course right for?

  • Targeting foreign circuit design firms

  • Want to know your current skill?

Need to know before starting?

  • Verilog

  • Semiconductor Circuit Design Knowledge

Hello
This is

4,023

Learners

304

Reviews

1,269

Answers

5.0

Rating

5

Courses

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

Co-instructor

Curriculum

All

46 lectures ∙ (9hr 20min)

Course Materials:

Lecture resources
Published: 
Last updated: 

Reviews

All

3 reviews

5.0

3 reviews

  • nwsong7862님의 프로필 이미지
    nwsong7862

    Reviews 2

    ∙

    Average Rating 5.0

    5

    32% enrolled

    • semisgdh
      Instructor

      Cảm ơn bạn đã để lại đánh giá tích cực như vậy khi mới học được 31%! Có vẻ như dòng chảy của bài giảng đang được truyền tải tốt, điều này thực sự là động lực lớn cho tôi. Tôi sẽ tiếp tục phần còn lại của khóa học một cách chắc chắn hơn nữa để bạn có thể tích lũy từng chút một cảm giác thiết kế thông qua các bài tập thực tế. Hãy cùng nhau chạy đến khi hoàn thành khóa học nhé! Tôi ủng hộ bạn!

  • aceoftop1975님의 프로필 이미지
    aceoftop1975

    Reviews 98

    ∙

    Average Rating 5.0

    Edited

    5

    100% enrolled

    (25/08/03/chủ nhật 18:32) Sau khi nghe bài giảng, tôi đã hiểu được rất nhiều. Tôi cũng đã biết về bản đồ Karnaugh rồi. Cảm ơn anh đã tạo ra bài giảng hay như vậy (nhân tiện là tôi đã nghe hết roadmap rồi. 😊😊😊).

    • semisgdh
      Instructor

      sunny75님, thật sự cảm động khi biết rằng bạn đã hoàn thành toàn bộ lộ trình của series Verilog Master cùng chúng tôi! Việc bạn hiểu được luồng xử lý một cách chính xác, thậm chí đến cả Karnaugh map, khiến tôi với tư cách là giảng viên cảm thấy vô cùng đáng giá. Cảm ơn bạn đã mở đầu bình luận đầu tiên bằng những lời động viên ý nghĩa như vậy. Chúng ta sẽ cùng nhau tiếp tục hành trình thiết kế vững chắc hơn nữa. Cảm ơn bạn!

  • thsalswo8792272님의 프로필 이미지
    thsalswo8792272

    Reviews 3

    ∙

    Average Rating 5.0

    5

    100% enrolled

    Rất hữu ích.

    • semisgdh
      Instructor

      Anh Son Min Jae, cảm ơn anh đã để lại đánh giá quý báu. Đây là đánh giá thứ ba cho khóa học mới nên càng có ý nghĩa sâu sắc hơn. Việc anh nói rằng khóa học có ích là phần mang lại niềm vui lớn nhất cho người chuẩn bị bài giảng. Tôi hy vọng khóa học này không chỉ truyền đạt kiến thức mà còn giúp anh phát triển cảm giác thiết kế thực tế. Sắp tới sẽ có những nội dung sâu sắc hơn, tôi sẽ ủng hộ anh hoàn thành đến cùng và phát triển thêm một bước nữa.

$212.30

semisgdh's other courses

Check out other courses by the instructor!

설계독학맛비's Thiết kế gia tốc HW thực tế bằng FPGA (từ điều khiển LED đến thiết kế gia tốc Fully Connected Layer)Course Thumbnail

설계독학맛비's Thiết kế gia tốc HW thực tế bằng FPGA (từ điều khiển LED đến thiết kế gia tốc Fully Connected Layer)

semisgdh

설계독학맛비와 함께! FPGA kiến thức cơ bản và kinh nghiệm thiết kế HW tăng tốc.

Intermediate

Intermediate

FPGA, Embedded

설계독학맛비's Thiết kế gia tốc HW thực tế bằng FPGA (từ điều khiển LED đến thiết kế gia tốc Fully Connected Layer)Course Thumbnail

설계독학맛비's Thiết kế gia tốc HW thực tế bằng FPGA (từ điều khiển LED đến thiết kế gia tốc Fully Connected Layer)

semisgdh

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)Course Thumbnail

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)

semisgdh

Hãy cùng tìm hiểu kiến ​​thức cơ bản và kinh nghiệm về thiết kế bán dẫn không có bộ nhớ bằng Verilog HDL cùng các chuyên gia.

Basic

Basic

Verilog HDL, FPGA, Embedded

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)Course Thumbnail

Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)

semisgdh

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)Course Thumbnail

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Cùng Thiết kế Độc học, hãy tích lũy kinh nghiệm thiết kế AMBA AXI4 và kiểm chứng VIP, làm nền tảng cho SoC Bus, bằng Verilog HDL!

Intermediate

Intermediate

Verilog HDL, FPGA, amba

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)Course Thumbnail

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Course Thumbnail

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Nghiên cứu kiến ​​thức cơ bản về phần cứng AI với Matbi. Là một chuyên gia thiết kế không phải bộ nhớ, nó chứa đựng những kiến ​​thức cần thiết để thiết kế AI HW tốt.

Intermediate

Intermediate

Verilog HDL, FPGA, CNN

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)Course Thumbnail

Tự học thiết kế Kinh thánh của Matbi về thiết kế AI CTNH thực tế, chinh phục hoàn toàn phép tính CNN (thực hành tăng tốc sử dụng Verilog HDL + FPGA)

semisgdh

Similar courses

Explore other courses in the same field!

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)Course Thumbnail

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Cùng Thiết kế Độc học, hãy tích lũy kinh nghiệm thiết kế AMBA AXI4 và kiểm chứng VIP, làm nền tảng cho SoC Bus, bằng Verilog HDL!

Intermediate

Intermediate

Verilog HDL, FPGA, amba

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)Course Thumbnail

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)

semisgdh

Thiết kế số và tương tự cùng dự án thực tế cho người mới bắt đầu thiết kế mạchCourse Thumbnail

Thiết kế số và tương tự cùng dự án thực tế cho người mới bắt đầu thiết kế mạch

samcoach

Thiết kế mạch số/tương tự: Cơ bản & thực hành từ Samsung! Nhận ngay: Thuật ngữ mạch, cách chọn ngành, bí quyết phỏng vấn việc!

Basic

Basic

Verilog HDL, FPGA, amp

Thiết kế số và tương tự cùng dự án thực tế cho người mới bắt đầu thiết kế mạchCourse Thumbnail

Thiết kế số và tương tự cùng dự án thực tế cho người mới bắt đầu thiết kế mạch

samcoach

Chương trình FPGA Verilog 1 (Zynq mini 7020)Course Thumbnail

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

Thông qua bài giảng này, học viên sẽ học cách triển khai Verilog bằng bảng Zynq.

Basic

Basic

Verilog HDL, FPGA, zynq

Chương trình FPGA Verilog 1 (Zynq mini 7020)Course Thumbnail

Chương trình FPGA Verilog 1 (Zynq mini 7020)

alex

Triển khai UART trên FPGACourse Thumbnail

Triển khai UART trên FPGA

EasyFPGA

UART là một phương thức giao tiếp nối tiếp cơ bản và được sử dụng rộng rãi, là một chủ đề học tập rất phù hợp cho người mới bắt đầu tiếp cận thiết kế FPGA. Trong khóa học này, chúng ta sẽ tìm hiểu chi tiết về nguyên lý giao tiếp và cấu trúc khung của UART, sau đó tiến hành quá trình tự triển khai logic truyền nhận thông qua thiết kế RTL (Register Transfer Level) dựa trên hiểu biết đó. Bằng cách triển khai UART trên FPGA, bạn có thể phát triển một cách có hệ thống năng lực thiết kế mạch kỹ thuật số và tích lũy kinh nghiệm kiểm tra hoạt động ở cấp độ phần cứng thực tế thông qua mô phỏng và kiểm định. Ngoài ra, bạn cũng sẽ học cách sử dụng Soft Processor như MicroBlaze và Xilinx UART IP, từ đó hiểu rộng hơn về quy trình thiết kế hệ thống dựa trên bộ xử lý và cấu hình giao diện. Qua đó, bạn có thể trang bị năng lực phát triển toàn diện, bao gồm cả thiết kế logic và thiết kế bộ xử lý.

Basic

Basic

FPGA, system-verilog, uart

Triển khai UART trên FPGACourse Thumbnail

Triển khai UART trên FPGA

EasyFPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)Course Thumbnail

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Basic

Basic

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)Course Thumbnail

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)Course Thumbnail

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Khóa học này hiện thực hóa DDR Memory Arbiter.

Basic

Basic

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)Course Thumbnail

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex