설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

"학생이라면 처음엔 가격이 부담될 수 있지만, 들을수록 지불한 가격 이상의 가치가 있는 강의" Pipeline까지 수강 완료했습니다. 빨리 좋은 수강평을 남기고 싶은 마음을 참을 수 없어 미리 작성합니다. 졸업예정자인데 하반기 대기업 예비합격으로 멘탈이 나간 상태였습니다. "직무에서 우대하는 FPGA/Verilog라도 공부해서 다음 지원때 어필하자"라는 가벼운 마음으로 수강을 시작했지만, 정말 이 분야에 흥미를 가지게해준 강의입니다. (+귀에 쏙쏙 박히는 설명과, 어렵지만 끈질기게 매달리며 하나씩 이해해가는 과정은 정말 흥미롭습니다.) 빨리 완강하고 피나게 연습하여 스펙만 보고 직접 설계할 수 있는 수준에 다다르고 싶습니다. 그 후 빨리 fpga를 이용한 다양한 실습과 프로젝트도 진행해보고싶네요. 양질의 강의 제공해주셔서 감사합니다 맛비님.

5점 줄 수 밖에 없는 강의였습니다. 내용도 자세하게 설명해주시고 혹시나 모르는 부분이 있어서 질문하면 답변도 빠르게 해주셔서 너무 좋았습니다(물론 구글링이나 다른 수강생들의 질문 참고하면 웬만한 문제는 다 해결됩니다.). 특히 맛비님의 컴퓨터 환경과 제 컴퓨터 환경이 달라서 vivado 설치할 때 힘들긴 했지만 빠른 피드백 덕분에 무사히 설치할 수 있었습니다. 그리고 새로운 버전의 vivado 설치영상을 다시 올리신 것 같던데 이런 부분 너무너무 좋습니다. 앞으로도 건강하시고 오래오래 강의해주세요!

Verilog 와 비메모리 설계에 관심이 있으신 분들은 꼭 한번 수강해보는 것을 추천드리는 강의입니다 맛비님께서 사소한 질문도 정말 잘 받아주시고 피드백도 빨라서 수업 듣는 것에는 불편함이 없었습니다 하지만 이런 분께는 추천하지 않지 않습니다 Verilog 문법의 v도 모르시는 분입니다. 제가 처음에 이런 상태로 수강을 했다가 verilog 문법에 대한 설명이 거의 나오지 않아 당황했던 기억이 있습니다. 맛비님도 대략은 설명해 주시지만 기본적인 verilog 문법 정도는 알고 들으셔야 도움이 됩니다 반대로 학교에서 verilog 수업을 한 번은 들으셨던 분, 개인적으로 verilog를 한 번 공부해본적이 있으셨던 분은 정말 도움이 많이 될 것이라고 생각합니다. 학교에서나 혼자 공부하면서 배울 수 없었던 핵심적인 내용만을 잘 다루고 계십니다. 종합적으로 강추하는 강의입니다.

IDEC나 SW-SOC같은 외부수업도있지만, IDEC같은경우 교수님둘이 많은 내용을 함축적으로 전달할려고해서 이해가 않되는 경우가 많음. 그렇다고 다시보기할수도없고. SW-soc같은경우는 시즌제? 강의 신청으로하는데 ( 온라인 강의같은경우 예전에 했던거 반복해서 틀어주는데 왜 수강신청같은걸 넣는지 모르겠음) 겁나 취업연계강의 아니면 겁나 간단한거함 솔직히 책보는게 더 도움됨. 이분 강의는 현직자입장에서 예제코드기반해서 설명해줘서 나름 이해도 되고 FPGA설계 할때 도움진짜 많이됨 강추!. 감사합니다 맛비님

Verilog 를 이용한 H/W 설계의 기본 및 공부해야할 방향을 알게되었습니다. 감사합니다.

좋은 강의 잘 보고 갑니다. 앞으로도 더 좋은 강의 부탁 드립니다.

설치하는데 꼬박 하루 걸리고 지금 수강신청하여 듣기 시작하였지만, 이렇게 언제든지 들을 수 있는 verilog 관련 강의를 올려주신점 정말 감사드립니다. 이런 강의는 2~30만원이 절대 아깝지 않다고 생각이 들고, 다음 강의도 꼭 들을 예정입니다. 혹시라도 FPGA로드맵 강의를 전부 찍어주신다면 저도 끝까지 달리도록 하겠습니다.!!

대체제가 없습니다.