설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

Name: 설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
Price: 192500 KRW
Rating: 4.9 (9 reviews)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

(4.9) 수강평 9개

수강생 79명

난이도 초급

수강기한 무제한

먼저 경험한 수강생들의 후기

4.9

5.0

항상 감사하면 살기

93% 수강 후 작성

안녕하세요 ETA님 모든 강의 완료하고 수강 평 남깁니다. 저는 현재 SoC Integration Team에서 일하고 있는 3년차 현직자 입니다. 저희는 보통 IP를 받아와서 시스템 적으로 고민하는 일이 많습니다. 이에 따라 RTL은 Sub-System or Block-Sim 정도를 구성할 때 사용하고 있었습니다. RTL 설계를 해본 지 오래 되어서 그것에 대한 갈망이 있었는데, 해당 강의를 통해 하루에 한 문제씩 출근해서 풀다 보니 어느새 완강했네요 ㅎㅎ 설계독학 홈페이지(디스코드)를 보면, 시즌 2가 6월 말 나온다고 알고 있습니다. 해당 강의에서 뵙겠습니다. 좋은 하루 되세요. ++ 번외로 저는 인터럽트 컨트롤러 문제가 가장 어려웠고, 도움 되었던 것 같습니다 ㅎㅎ (개념적으로 GIC는 알고 있었지만, 실제 RTL로 설계하는 것은 확실히 다른 문제인 것 같습니다.)

5.0

step

30% 수강 후 작성

훌륭한 강의 감사합니다.

5.0

miro11

33% 수강 후 작성

실력을 증강 해주는 강의입니다. 다른 사이트에 기초 문법사이트가 있는데, 이것과 병행하면 좋지않을까요?

수강 후 이런걸 얻을 수 있어요

구글, 애플, 퀄컴 등. 면접 기출문제를 통한 면접 대비
실무에서 바로 적용가능한 Verilog 설계 노하우

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

안녕하세요, 설계독학맛비입니다. 반도체의 ‘진짜 설계’와 실무 기반의 커리어 인사이트를 전하기 위해 반도체 실무 전문가들과 지식공유 크루를 결성했습니다.

이번 강의는 크루원의 첫 번째 강의로, 다년간 강의 경험을 쌓은 맛비가 구조부터 해설, 실습 코드까지 직접 검수하고 다듬었으며, 모든 영상 또한 직접 편집해 최적의 교육 콘텐츠로 완성했습니다.

Season 1 커리큘럼 구성

00. 환경 설정
Vivado 설치, 시뮬레이션 환경 구성, 툴 사용법 학습
Level 0: 기초 설계 문제 풀이
게이트, 카르노맵, 벡터/스칼라, 조건문, 모듈, 플립플롭, 카운터, FSM, testbench 작성 등
Level 1: 실전 설계 확장 문제 풀이
Parity, Mux, Adder, ALU, Bin2Gray, 인터럽트 컨트롤, 파이프라인, parameterization 등
실제 회로설계 문제를 Verilog로 구현하고 검증합니다.
마무리 요약
Lv0, Lv1 핵심 개념 정리, 잘못된 코드 리뷰, 면접 준비용 요약 제공

이런 분들께
추천드려요

학습 대상은
누구일까요?

외국계 회로설계 기업 목표이신 분
현재 본인의 실력을 알고 싶으신 분

선수 지식,
필요할까요?

Verilog
반도체 회로설계 지식

안녕하세요
설계독학맛비입니다.

4,224

명

수강생

356

개

수강평

1,298

개

답변

5.0

점

강의 평점

개

강의

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학 로드맵과 함께 여러분들의 실력을 키워보아요.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

공동 지식공유자

커리큘럼

전체

46개 ∙ (9시간 20분)

해당 강의에서 제공:

수업자료

섹션 1. 인사 및 환경 설정

3개 ∙ (23분)

섹션 2. Level 0 - 면접을 준비한다면 꼭 알아두어야 하는 기본 지식

12개 ∙ (2시간 15분)

4. [L0-P01] 기본 논리 게이트
10:07
5. [L0-P02] 카르노맵
14:09
6. [L0-P03] 벡터
06:55
7. [L0-P04] 조건문
14:34
8. [L0-P05] 멀티플렉서
06:41
9. [L0-P06] 가산기
05:50
10. [L0-P07] 모듈
12:23
11. [L0-P08] 플립플롭
08:11
12. [L0-P09] 카운터
07:51
13. [L0-P10] 쉬프트
08:25
14. [L0-P11] FSM (유한 상태 머신)
12:29
15. [L0-P12] Testbench 작성 - 4bit 카운터 DUT를 검증하기
28:15

섹션 3. Level 0 - Summary 필수 지식 (면접 전날! 이것만 보세요)

2개 ∙ (46분)

16. [L0-P13] 코드 리뷰 - 9개의 잘못된 코드 예제를 보며 예제 풀이
22:19
17. [L0] Summary (Level 0 총 정리!)
24:01

섹션 4. Level 1 - 신입 기술 면접 기출 문제

25개 ∙ (4시간 26분)

섹션 5. Level 1 - Summary 필수 지식 (면접 전날! 이것만 보세요)

2개 ∙ (51분)

섹션 6. Level 0,1 마무리. Season 2 (Level 2,3) 강의에서 만나요!

2개 ∙ (37분)

강의 게시일: 2025. 08. 01.

마지막 업데이트일: 2025. 09. 07.

수강평

전체

9개

4.9

9개의 수강평

miro11
수강평 4
∙
평균 평점 4.8
2026. 01. 23.
5
33% 수강 후 작성
실력을 증강 해주는 강의입니다. 다른 사이트에 기초 문법사이트가 있는데, 이것과 병행하면 좋지않을까요?
- 설계독학맛비
  지식공유자
  2026. 01. 24.
  miro11님, 실력을 증강해 주는 강의라는 멋진 평가 감사합니다! 맞습니다. 본 강의는 실무적인 흐름과 코딩 테스트 대비에 집중되어 있기 때문에, 기초 문법 사이트(HDLBits 등)와 병행하시면 시너지 효과가 정말 큽니다. 문법으로 기초 뼈대를 잡고, 제 강의로 실전 설계 감각이라는 살을 붙여나간다면 훨씬 빠르게 성장하실 수 있을 거예요. 좋은 학습 전략입니다! 앞으로의 학습도 적극 지원하겠습니다. 즐공하세요!
항상 감사하면 살기
수강평 2
∙
평균 평점 5.0
2026. 02. 09.
5
93% 수강 후 작성
안녕하세요 ETA님 모든 강의 완료하고 수강 평 남깁니다. 저는 현재 SoC Integration Team에서 일하고 있는 3년차 현직자 입니다. 저희는 보통 IP를 받아와서 시스템 적으로 고민하는 일이 많습니다. 이에 따라 RTL은 Sub-System or Block-Sim 정도를 구성할 때 사용하고 있었습니다. RTL 설계를 해본 지 오래 되어서 그것에 대한 갈망이 있었는데, 해당 강의를 통해 하루에 한 문제씩 출근해서 풀다 보니 어느새 완강했네요 ㅎㅎ 설계독학 홈페이지(디스코드)를 보면, 시즌 2가 6월 말 나온다고 알고 있습니다. 해당 강의에서 뵙겠습니다. 좋은 하루 되세요. ++ 번외로 저는 인터럽트 컨트롤러 문제가 가장 어려웠고, 도움 되었던 것 같습니다 ㅎㅎ (개념적으로 GIC는 알고 있었지만, 실제 RTL로 설계하는 것은 확실히 다른 문제인 것 같습니다.)
- ETA
  지식공유자
  2026. 02. 10.
  안녕하세요 항상 감사하면 살기님.😊 소중한 수강 후기 남겨주셔서 진심으로 감사드립니다. 실무에서 SoC Integration 일을 하고 계시면서도 꾸준히 공부를 이어가신 점, 정말 대단하십니다! 특히나 열심히 하셨다는게 질문들에서 느껴졌습니다. (저도 항상 감사하면 살기님과 비슷한 경험들이 있어서 그때 당시를 회상하게 되네요) 인터럽트 컨트롤러가 도움이 되셨다면, 시즌2 문제들도 도움 되는 것들이 많으실 거라 생각됩니다. 시즌 2에서 다시 뵙게 되길 기대하며, 계속해서 설계에 대한 열정 잃지 않으시길 바랍니다. 감사합니다!
step
수강평 5
∙
평균 평점 5.0
2026. 01. 26.
5
30% 수강 후 작성
훌륭한 강의 감사합니다.
- ETA
  지식공유자
  2026. 01. 26.
  step님 좋은 평가 정말 감사합니다. 직접 설계하고 검증하며 "설계 감각"을 키우는 데 도움이 되셨다면 정말 보람을 느낍니다. 수강 중 궁금한 점이나 추가로 다뤄줬으면 하는 주제 있으면 언제든 댓글로 남겨주세요. 함께 성장하는 과정이 되길 바랍니다!
pcwon8
수강평 2
∙
평균 평점 5.0
2025. 11. 09.
5
33% 수강 후 작성
- 설계독학맛비
  지식공유자
  2025. 11. 10.
  pcwon8님, 수강평 감사합니다. Season 1의 핵심은 Verilog의 문법보다 ‘설계 감각’을 익히는 데 있습니다. 초반부만 지나도 설계 의도를 코드로 표현하는 힘이 확실히 느껴지실 거예요. 꾸준히 완주하신다면 분명 큰 자신감이 생기실 겁니다. 끝까지 함께 달려봐요!
jhpark7
수강평 4
∙
평균 평점 4.8
2025. 12. 22.
4
30% 수강 후 작성
군더더기가 없는 설명! 깔끔합니다 ~
- 설계독학맛비
  지식공유자
  2025. 12. 25.
  jhpark7님, 수강평 남겨주셔서 감사합니다. 군더더기 없이 설명하려 했던 방향을 좋게 봐주셔서 감사드립니다. 즐공하세요.

설계독학맛비님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

₩247,500

30%

₩173,250

초급 / Verilog HDL, FPGA, 임베디드

5.0

(166)

1,700+

답변 활발

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

초급

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

₩247,500

30%

₩173,250

초급 / Verilog HDL, FPGA, 임베디드

5.0

(166)

1,700+

답변 활발

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

₩297,000

30%

₩207,900

중급이상 / FPGA, 임베디드

5.0

(94)

1,100+

답변 활발

설계독학맛비와 함께! FPGA의 기본 지식과 HW 가속기 설계 경험을 쌓아봅시다.

중급이상

FPGA, 임베디드

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

₩297,000

30%

₩207,900

중급이상 / FPGA, 임베디드

5.0

(94)

1,100+

답변 활발

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

₩330,000

30%

₩231,000

중급이상 / Verilog HDL, FPGA, CNN, 임베디드

5.0

(39)

600+

답변 활발

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

₩330,000

30%

₩231,000

중급이상 / Verilog HDL, FPGA, CNN, 임베디드

5.0

(39)

600+

답변 활발

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

30%

₩269,500

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(48)

500+

답변 활발

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

30%

₩269,500

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(48)

500+

답변 활발

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

회로설계 멘토 삼코치

₩269,500

30%

₩188,650

초급 / Verilog HDL, 컴퓨터 구조, FPGA, 임베디드, amba

5.0

(129)

500+

답변 활발

디지털 회로설계 직무 합격자 90%가 했던 경험! [삼성전자 현직자가 실무에서 가장 자주 쓰는 컴퓨터 구조(CPU / SRAM / CACHE / DRAM / NAND) + SoC 프로토콜 설계(FIFO / AMBA / Serial통신) 프로젝트]로 반도체 제품의 이해 + 실무 경험과 스펙 + 취업 활용법까지 얻어가세요!

초급

Verilog HDL, 컴퓨터 구조, FPGA

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

회로설계 멘토 삼코치

₩269,500

30%

₩188,650

초급 / Verilog HDL, 컴퓨터 구조, FPGA, 임베디드, amba

5.0

(129)

500+

답변 활발

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

30%

₩269,500

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(48)

500+

답변 활발

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

30%

₩269,500

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(48)

500+

답변 활발

Verilog FPGA Program 1 (Zynq mini 7020)

alex

₩110,000

30%

₩77,000

초급 / Verilog HDL, FPGA, zynq

5.0

(4)

이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)

alex

₩110,000

30%

₩77,000

초급 / Verilog HDL, FPGA, zynq

5.0

(4)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

30%

₩77,000

초급 / Verilog HDL, FPGA

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

30%

₩77,000

초급 / Verilog HDL, FPGA

FPGA에 UART 구현하기

EasyFPGA

₩27,500

30%

₩19,250

초급 / FPGA, system-verilog, uart, vivado

5.0

(1)

미션

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기

EasyFPGA

₩27,500

30%

₩19,250

초급 / FPGA, system-verilog, uart, vivado

5.0

(1)

미션

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

₩110,000

30%

₩77,000

초급 / FPGA, Verilog HDL

5.0

(1)

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

₩110,000

30%

₩77,000

초급 / FPGA, Verilog HDL

5.0

(1)

연관 로드맵

강의가 포함된 로드맵으로 학습해 보세요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

먼저 경험한 수강생들의 후기

4.9

수강 후 이런걸 얻을 수 있어요

11년차 설계 엔지니어에게
제대로 배우는 실전 Verilog

왜, ETA의 강의인가요?

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

코딩 테스트 대비를 넘어,
진짜 설계 경험을 쌓는 학습 플로우

4개의 레벨로
촘촘하게 구성했습니다.

Season 1 커리큘럼 구성

이런 분들에게 추천드립니다

이 강의를 듣고 나면,

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요! 가입링크 (클릭)

이런 분들께
추천드려요

안녕하세요
설계독학맛비입니다.

안녕하세요. 설계독학의 맛비입니다.

커리큘럼

수강평

설계독학맛비님의 다른 강의

비슷한 강의

연관 로드맵

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

먼저 경험한 수강생들의 후기

4.9

수강 후 이런걸 얻을 수 있어요

11년차 설계 엔지니어에게제대로 배우는 실전 Verilog

왜, ETA의 강의인가요?

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

코딩 테스트 대비를 넘어, 진짜 설계 경험을 쌓는 학습 플로우

4개의 레벨로 촘촘하게 구성했습니다.

Season 1 커리큘럼 구성

이런 분들에게 추천드립니다

이 강의를 듣고 나면,

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요! 가입링크 (클릭)

이런 분들께 추천드려요

안녕하세요 설계독학맛비입니다.

안녕하세요. 설계독학의 맛비입니다.

커리큘럼

수강평

설계독학맛비님의 다른 강의

비슷한 강의

연관 로드맵

11년차 설계 엔지니어에게
제대로 배우는 실전 Verilog

코딩 테스트 대비를 넘어,
진짜 설계 경험을 쌓는 학습 플로우

4개의 레벨로
촘촘하게 구성했습니다.

이런 분들께
추천드려요

안녕하세요
설계독학맛비입니다.