설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

(4.9) 수강평 15개

수강생 124명

난이도 초급

수강기한 무제한

설계독학맛비
,
ETA

질문

고민있어요

스터디

미해결
메모리 리셋 관련 질문 드립니다.
에타님. 안녕하세요.제가 많이 부족해서 매 강의마다 질문을 남기게 되네요...메모리 리셋 관련된 질
verilog-hdl
system-verilog
김상현
・
6일 전
1
29
2
미해결
RTL_ROM이 무엇인지 알고 싶습니다.
에타님, 안녕하세요. 강의 잘 보고 있습니다.[1. 질문 챕터] : L1-P15 Priority encoder<p sty
verilog-hdl
system-verilog
김상현
・
6일 전
1
34
2
미해결
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
안녕하세요. 에타님. 강의 잘 보고 있습니다. 감사합니다.궁금한게 있습니다.[
verilog-hdl
system-verilog
김상현
・
9일 전
1
38
2
미해결
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
강사님 안녕하세요. 강의 보다가 궁금한 것이 생겨서 질문 드립니다.[1. 질문 챕터] : LV1-11. Clock
verilog-hdl
system-verilog
김상현
・
11일 전
1
37
2
미해결
output.txt가 이상하게 나옵니다.
안녕하세요 🙂병렬프로세서 관련 문제에 대해서
verilog-hdl
system-verilog
서윤
・
3달 전
1
81
2
미해결
season 2 코딩테스트 강의에 대한 문의드립니다.
수강 전 문의를 드리고 싶어 불가피하게 여기에 질문글을 작성하게 되었습니다. 안녕하세요. 현재 대학원 석사과정에서 디지털 칩 설계를 하고 있는 학생입니다.강의 수강 전에 여쭤보고 싶은 부분이
verilog-hdl
system-verilog
venusdj1007
・
3달 전
1
76
1
해결
4:1먹스 구현방식에 대한 질문입니다.
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
mas
・
3달 전
1
70
2
미해결
Windows 기능 켜기
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
조하율
・
3달 전
1
89
2
미해결
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
안녕하세요 🙂[L1-P02]
verilog-hdl
system-verilog
서윤
・
3달 전
0
82
2
미해결
환경설정 문
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
공린이
・
5달 전
2
122
2
미해결
환불 문의
안녕하세요 설계독학맛비님. 강의 너무 잘 수강하고 있습니다.다름이 아니라 제가 어제 하루동안 1. 설계독
verilog-hdl
system-verilog
먹구름
・
8달 전
1
165
2
미해결
[LV1_P4_REGISTER ] Non-Blocking
안녕하세요 ETA님 바쁘신데 고생 많으십니다.복습을 하던 도중 궁금한 점이 생겨 질문 남기게 되었습니다. //6.byte
verilog-hdl
system-verilog
항상 감사하면 살기
・
8달 전
1
106
2
미해결
조건문에서 if 연속 사용
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
김동윤
・
8달 전
1
130
2
미해결
vivado 설치
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
김종원
・
9달 전
2
155
1
미해결
LV1-21 Edge Detector 구현 방법 질문
안녕하세요 ETA님 바쁘신데 고생 많으십니다.L1-P21 Edge detector 문제를 실제 테스트 처럼 푸는 과정에서, <str
verilog-hdl
system-verilog
항상 감사하면 살기
・
9달 전
1
141
1
미해결
학교에서 사용하는 툴
제가 현재 대학생인데 방학을 하여서 이 수업을 듣게 되었습니다. 제가 학교를 다니는 동안에 리눅스 수업과 베릴로그 수업을 전공으로 들었는데 학교에서 mobaxterm앱을 설치를 하여서 사용하였고 또 ModelSim앱을
verilog-hdl
system-verilog
김종원
・
9달 전
1
141
2
미해결
[L1-P16 clog2 with memory] clog2 function 질문
안녕하세요 ETA님 추운 날씨 고생 많으십니다. clog2 function과 관련하여, 질문 사
verilog-hdl
system-verilog
항상 감사하면 살기
・
9달 전
1
174
4
미해결
fsm 설계 방식에 대한 질문
L0 - P11번 문제의 FSM설계에 대한 의문점이 있습니다. (강의 10분 20초)맛비님이나 강의처럼 항상 reg로 현재의 state와<p style="
verilog-hdl
system-verilog
miro11
・
9달 전
1
132
2
미해결
Level0_P12_verification_testbench
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
항상 감사하면 살기
・
10달 전
1
129
2
미해결
mobaxterm 완전 삭제법
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
system-verilog
venusdj1007
・
일 년 전
1
416
2