Inflearn brand logo image
Inflearn brand logo image
하드웨어

/

반도체

FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

이 강의는 AMD FPGA와 TEMAC IP를 이용해 Gigabit Ethernet 통신 시스템을 설계하는 방법을 소개합니다. Vivado에서 TEMAC IP를 생성 및 설정하고, Top 모듈과 연결하여 1Gbps 속도의 Ethernet 프레임 송수신이 가능한 하드웨어 시스템을 설계합니다. Ethernet 프로토콜의 기본 개념, 프레임 구조, 디버깅 방법(ILA, Wireshark 등)도 함께 학습합니다. ARP 응답 및 UDP 송신 RTL을 설계하고 PC에서 성능을 측정합니다.

11명 이 수강하고 있어요.

Verilog HDLFPGAethernetxilinxvivado

이런 걸 배울 수 있어요

  • Ethernet의 기본 개념

  • Xilinx TEMAC IP 이해 및 구성 방법

  • FPGA 하드웨어 설계 실습

  • Ethernet 프레임 송수신 데이터 처리

  • 디버깅 및 성능 분석 방법

  • ARP 응답 및 UDP 프로토콜 설계

Verilog 문법을 배웠다면
이제 실전 감각을 키울 차례입니다.

FPGA로 설계하는 초고속 이더넷 통신 회로

오늘날의 하드웨어는 혼자 동작하지 않습니다.
카메라, 의료 영상, 자동화 시스템, AI 엣지 디바이스 등 대용량·실시간 전송이 필요한 산업 현장에서는 이더넷이 사실상 표준입니다.

실무에서 FPGA 기반 이더넷 통신 회로를 직접 구현하는 사례는 많으며,
TEMAC IP는 이를 가장 효율적으로 도와주는 대표 솔루션입니다.

강의에서는 AMD(Xilinx) FPGA와 TEMAC IP를 활용해 1Gbps 이더넷 통신 시스템을 직접 설계하고 구현해봅니다. 복잡한 MAC을 직접 설계하지 않아도 AXI 인터페이스 기반 IP 통합만으로 실무 수준의 회로를 완성할 수 있습니다. 또한 ARP·UDP 프로토콜 구현부터 디버깅까지 실무 흐름 전체를 실습으로 하드웨어 설계의 실전 감각을 키워볼 수 있습니다.

커리 큘럼 요약

  • Gigabit Ethernet은 이더넷 프레임을 1Gbps 속도로 전송하는데 적용되는 용어입니다.

  • 고속의 데이터 전송이 필요한 어플리케이션에 많이 사용 됩니다(산업용 카메라, 의료 이미징, 보안 및 감시 카메라, 데이터 센터 등)

  • FPGA에서 구현하는 표준으로는 크게 1000BASE-T와 1000BASE-X가 있습니다.

  • 1000BASE-T는 외부 PHY 칩을 사용하며, Category 5e 이상의 케이블을 사용합니다.

  • FPGA에서 구현하기 위해서는 직접 MAC과 PHY블록을 설계하는 방법과 IP를 활용하는 방법이 있습니다.

  • AMD(Xilinx)에서 제공하는 TEMAC IP를 활용하면, 쉽고 빠르게 1000BASE-T 표준을 구현할 수 있습니다.

  • TEMAC IP는 120간의 Evaluation 라이센스를 제공하므로, 빠르게 평가가 가능합니다.

  • TEMAC IP는 AXI4 Stream과 AXI4 Lite를 통해 유저 로직과 연결됩니다. 이를 위해 AXI4에 대한 학습이 이뤄집니다.

  • ARP 및 UDP 프로토콜을 FPGA에 설계 및 구현하여, PC와 통신합니다. 이를 통해 Custom 프로토콜 개발의 기반을 다질 수 있습니다.

실습 환경

  • Vivado 2022.2 version

  • Gigabit Ethernet 포트가 있는 FPGA 보드와 PC

  • Category 5e 이상의 케이블

  • PC Tool

    • WireShark (네트워크 프로토콜 분석기, 무료 설치)

    • Custom UDP 수신 프로그램

제공 자료

  • TEMAP IP 예제 디자인 프로젝트

  • ARP 처리 디자인 프로젝트

  • UDP 송신 프로토콜 디자인 프로젝트

  • Custom UDP 수신 프로그램 (예제 코드)

이런 분들께
추천드려요!

학습 대상은
누구일까요?

  • Ethernet 기반 통신 시스템을 구현하고 싶은 분

  • FPGA 기반 네트워크 설계를 배우고 싶은 대학생 및 초급 개발자

  • 향후 UDP/IP, TCP, GigE Vision, RoCE 같은 고급 통신 설계를 목표로 하는 분

  • FPGA 설계를 실제 응용으로 확장하고 싶은 분

선수 지식,
필요할까요?

  • Verilog을 이용한 디지털 회로 설계 경험

  • Vivado 툴을 사용하여 Synthesis/Implementation/Bitstream 생성 경험

안녕하세요
입니다.

  • FPGA는 전통적인 반도체 설계 과정과 달리, 쉽고 빠르게 설계를 구현할 수 있는 장점을 가진 디바이스입니다. 디자인 소스만 있으면, FPGA의 논리 요소를 활용하여, 즉시 배치 및 연결이 가능합니다. 또한, 하드웨어적인 성격이 강하기 때문에 코드 역시 복잡하지 않고 직관적으로 작성할 수 있습니다.

  • 중요한 것은 FPGA의 설계 개념과 Flow를 이해하며, 나아가서는 설계 목적과 대상에 대해 이해를 하는 것입니다. 이를 바탕으로 디자인 소스의 구조를 최적화하고, 알맞은 제약조건을 입력해 안정적인 FPGA를 설계하는 것이 핵심입니다.

  • 강의에서는 코딩보다는 FPGA 설계 개념과 구조, 설계 방식 및 Flow를 중심으로 구성되며, Step-by-Step 실습 위주의 내용을 담을 것 입니다. 직접 구현하고 실습하며 노하우를 쌓아가는 것이 FPGA 엔지니어의 핵심이며, 앞으로 AI로 대체될 코딩 보다 더 큰 가치가 될 것입니다.

     

  • 10+ 경력의 FPGA 및 하드웨어 설계 전문가로, 고속 데이터 처리 및 통신 시스템 설계, 영상 처리 등에 특화되어 있으며, 다양한 FPGA 프로젝트에 참여.

easyfpga.blog

https://www.youtube.com/@easy-fpga

 

커리큘럼

전체

22개 ∙ (1시간 5분)

해당 강의에서 제공:

수업자료
강의 게시일: 
마지막 업데이트일: 

수강평

아직 충분한 평가를 받지 못한 강의입니다.
모두에게 도움이 되는 수강평의 주인공이 되어주세요!

EasyFPGA님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

FPGA의 기초강의 썸네일

FPGA의 기초

EasyFPGA

본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

입문

입문

Verilog HDL, FPGA, system-verilog

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

중급이상

Verilog HDL, FPGA, CNN

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

초급

초급

Verilog HDL, FPGA, amp

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

FPGA, Verilog HDL