AI 기반 아날로그/디지털 회로설계 자동화 실무 - 현업 LDO/AXI-Lite IP 설계와 검증
'삼성전자, SK하이닉스 현업' 에서 요구하는 'AI 기반 회로설계/검증 자동화' 실무 강의입니다. TSMC 180nm PDK 기반 LDO IP 설계·검증 자동화 + AI 기반 AXI-Lite RTL 구현 + Python/TCL/Batch Script Regression 자동화 역량을 완성합니다.
- 미해결
AI 실무활용가이드 PDF 비밀번호
AI 실무활용가이드 PDF파일들의 p/w 는 어디서 참고하면 될까요?
pythonsystem-veriloguvmbatch-scriptrtlyy_engineer
・
한 달 전
0
42
1
- 해결
quartus timing constraint slack관련 질문
학습 진행도중 제공된 sv파일들과 sdc를 사용해서 report를 보았는데 강의와 다르게 negative slack이 발생하질 않습니다 slack을 해결하는 것까지 시도해보고싶은데 어떻게 하면 될까요?
pythonsystem-veriloguvmbatch-scriptrtlghgh73082
・
2달 전
0
68
2
- 해결
16.임베디드보드 schemetic 설계 setup질문
symbol,footprint library에서 mixed signal로 지정한 파일은 어디서 다운받을수있나요?
pythonsystem-veriloguvmbatch-scriptrtlghgh73082
・
2달 전
0
56
2
- 해결
자동화 실습 2-2
올려주신 tsmc018_MC.lib 다운받고 run 하니까 이런 오류가 나오는데 어떻게 해야 되나요?<img src="https://cdn.inflearn.com/public/files/posts/49d0
jyo
・
3달 전
0
45
2
- 해결
자동화 실습 2-2 자료 문의
[자동화 실습 2-2] Monte Carlo PDK 모델링 및 몬테카를로 시뮬레이션 50회 진행하기자료에서 tsmc018_MC.lib 파일이 있어야 될거 같은데<
pythonsystem-veriloguvmbatch-scriptrtloscar130
・
3달 전
0
72
2
- 해결
EDA playground axi_lite simulation
<img src="https://cdn.inflearn.com/public/files/posts/f01007a7-0747-42e2-b16a-4df0a5eaa6e5/e6ed5235-2351-45c8-94b5-21526e6949b9.png" media-type="img"
pythonsystem-veriloguvmbatch-scriptrtl2023111762
・
3달 전
0
63
2
- 해결
tb 오류 (iff)
제공해주신 testbench 파일을 synthesis 돌리니다음과 같은 에러가 나왔습니다. <p style="text-align: l
pythonsystem-veriloguvmbatch-scriptrtl작성자 없음
・
3달 전
0
58
2
- 미해결
한글 주석
제공하신 파일을 quartus에 올리니 한글 주석이 안 나오는데 혹시 어떻게 해결해야하나요?
pythonsystem-veriloguvmbatch-scriptrtl2023111762
・
3달 전
0
82
2